在許多控制系統的核心部分,數模轉換器(DAC)在系統的性能和精度方面起著關鍵作用.本文將考察一款新型精密16位DAC,同時針對性能可與變壓器媲美的高速互補電流輸出DAC的輸出緩沖談一些想法.

基于突破性10位CMOSAD7520——推出已近40年——的電阻梯乘法DAC最初用于反相運算放大器,而放大器的求和點 (IOUTA) 則提供了方便的虛擬地（圖1）.

圖1. CMOS乘法DAC架構

然而,在某些限制條件下,它們也可用于提供同相電壓輸出的電壓開關配置 其中,運算放大器用作電壓緩沖器（圖2）.此處,基準電壓VIN施加于OUT,輸出電壓VOUT,則由VREF提供.后來不久即出現了針對這種用途而優化的12位版本.

圖2. 電壓開關模式下的乘法DAC

快速推進到現在: 隨著單電源系統的不斷普及,設計師面對一個挑戰,即在維持高電壓下的性能水平的同時控制功耗.對能用于這種模式的更高分辨率（最高16位）的器件的需求也日益增加.

在電壓開關模式下使用乘法DAC的顯著優勢是不會發生信號反相,因此,正基準電壓會導致正輸出電壓.但當用于該模式時,R-2R梯形架構也存在一個缺陷.相對于同一DAC用于電流導引模式的情況,與R-2R梯形電阻串聯的N溝道開關的非線性電阻將導致積分線性度(INL)下降.

為了克服乘法DAC的不足并同時保持電壓開關的優勢,人們開發出了新型的高分辨率DAC,比如AD5541A,（如圖3所示）.AD5541A采用一個部分分段的R-2R梯形網絡和互補開關,在16位分辨率下可實現±1-LSB精度,在−40°C至+125°C的整個額定溫度范圍內均無需調整,其噪聲值為11.8 nV/√Hz,建立時間為1µs.

圖3. AD5541A架構

性能特點
建立時間: 圖4和圖5比較了乘法DAC在電壓模式下的建立時間以及AD5541A的建立時間.當輸出上的容性負載最小時,AD5541A的建立時間約為1µs.

圖4. 乘法DAC的建立時間

圖5. AD5541A的建立時間

噪聲頻譜密度: 表1比較了AD5541A和乘法DAC的噪聲頻譜密度.AD5541A在10kHz下的性能略占優勢,在1 kHz下優勢非常明顯.

表1. AD5541A與乘法DAC的噪聲頻譜密度

積分非線性: 積分非線性(INL)衡量DAC的理想輸出與排除增益和失調誤差之后的實際輸出之間的最大偏差.與R-2R網絡串聯的開關可能會影響INL.乘法DAC一般采用NMOS開關.當用于電壓開關模式時,NMOS開關的源極連接至基準電壓,漏極連接至梯形電阻,柵極由內部邏輯驅動（圖6）.

圖6. 乘法DAC開關

要使電流在NMOS器件中流動, VGS必須大于閾值電壓, VT.在電壓開關模式下, VGS = VLOGIC – VIN必須大于VT = 0.7 V.

乘法DAC的R-2R梯形電阻設計用于將電流平均分配至各個引腳.這就要求總接地電阻（從各引腳頂部看）完全相同.這可以通過調節開關來實現,其中,各個開關的大小與其導通電阻成比例.如果一個引腳的電阻發生變化,則流過該引腳的電流將發生變化,結果導致線性度誤差.VIN不能大到會使開關關閉的程度,但必須足以使開關電阻保持低位,因為VIN的變化會影響VGS 從而導致導通電阻發生非線性變化,如下所示：

導通電阻的這種變化會使電流失衡,并使線性度下降.因此,乘法DAC上的電源電壓不能減少太多.相反,基準電壓超過AGND的值不得高于1V,以維持線性度.對于5V電源,當從1.25V基準電壓變化至2.5V基準電壓時,線性度將開始下降,如圖7和圖8所示.當電源電壓降至3V時,線性度將完全崩潰,如圖9所示.

圖7. INL of IOUT 乘法DAC在反相模式下的INL,( VDD = 5 V, VREF = 1.25 V)

圖8. INL of IOUT乘法DAC在反相模式下的INL(VDD = 5 V, VREF = 2.5 V)

圖9. 乘法DAC在反相模式下的INL( VDD = 3 V, VREF = 2.5 V)

為了減少這種影響,AD5541A采用互補NMOS/PMOS開關,如圖10所示.現在,開關的總導通電阻來自NMOS和PMOS開關的共同貢獻.如前所示,NMOS開關的柵極電壓由內部邏輯控制.內部產生的電壓,VGN,設置理想柵極電壓,以使NMOS的導通電阻與PMOS的相平衡.開關的大小通過代碼調節,以使導通電阻隨代碼調節.因此,電流將上下調節,精度將得以維持.由于基準輸入的阻抗隨代碼變化,因此,應通過低阻抗源驅動.

圖10. 互補NMOS/PMOS開關

圖11和圖12所示為AD5541A在5 V和2.5 V基準電壓下的INL性能.

圖11. AD5541A的INL( VDD = 5.5 V, VREF = 5 V)

圖12. AD5541A的INL( VDD = 5.5 V, VREF = 2.5 V)

如圖13和圖14所示,線性度在較寬的基準電壓和電源電壓下變化極小.DNL行為與INL類似.AD5541A線性度的額定范圍以溫度和電源電壓為基礎；基準電壓可能從2.5V變化至電源電壓.

圖13. AD5541A INL與電源電壓

圖14. AD5541A INL與基準電壓

AD5541A的更多詳情
AD5541A串行輸入、單電源、電壓輸出nanoDAC+數模轉換器提供16位分辨率和±0.5LSB典型積分/微分非線性特性.特別適合將乘法DAC用于電壓開關模式的應用.在額定溫度范圍和電源電壓范圍內均有優異表現,可實現出色的線性度,并可用于需要精密直流性能和快速建立時間的3V至5V系統.采用2V至電源電壓范圍內的外部基準電壓時,無緩沖電壓輸出可以將60kΩ負載從0V驅動至VREF.該器件可以在1µs內建立至½ LSB,噪聲為11.8nV/√Hz,并具有低毛刺特性,非常適合部署在各種醫療、航空航天、通信和工業應用中.其3線式低功耗SPI串行接口能夠以高達50 MHz時鐘速率工作.AD5541A采用2.7V至5.5V單電源供電,功耗僅125µA.它提供8引腳和10引腳LFCSP及10引腳MSOP封裝,額定溫度范圍為–40°C至+125°C,千片訂量報價為6.25美元/片.