有客戶報告其中心位于840MHz左右的RF干擾影響配置成UART的串行通信端口，該接口位于包含一個AD6903(LeMansLCR+)數(shù)字式基帶處理器的調(diào)制解調(diào)器和一臺主處理機之間。
出現(xiàn)的問題是連接到AD6903GPIO_1引腳的UARTRX信號中出現(xiàn)噪聲，每當射頻(RF)干擾源出現(xiàn)時，信號平均電壓就會遠離其期望值。平均電壓的偏移幅度取決于RF源的功率和頻率。
圖1顯示當射頻功率放大器接通時，進入AD6903的GPIO_1引腳上的UARTRX信號受到影響的情況。在圖1中，進入AD6903的UARTRX用粉紅色表示，來自主處理機的UARTTX信號用紫色表示，功率放大器使能用黃色表示，而AD6903VEXT電源用綠色表示。
圖1：UART通信端口上的RF干擾
當功率放大器接通(黃色)時，從主處理器的TX引腳到AD6903的RX引腳(桃紅色)的UART數(shù)據(jù)傳輸發(fā)生了故障，因為RX信號上升到高低電平之間的中間位置，而與TX信號(紫色)不一致。在第二個脈沖期間，當功率放大器接通時，主處理器的TX引腳和AD6903的RX引腳應該都保持高電平;但是TX引腳上有噪聲，而且RX信號下降至其高低電平的中間位置。并且注意VEXT電源電壓(綠色)上的噪聲增大，并且當功率放大器接通時其值還會略為上升。
然而，問題必須是與功率放大器的使能信號和同一個調(diào)制解調(diào)器的功率放大器無關，因為從附近其他的電話或信號發(fā)生器帶來的RF能量也會影響進入AD6903的UARTRX信號。使用信號產(chǎn)生器掃描來檢查對射頻干擾的易受度時發(fā)現(xiàn)，最壞的地方約在840MHz，而在高頻或更低的頻率上則較好。
在主處理器和AD6903之間的這個信號的串聯(lián)電阻器被用于使邏輯高電平從3.3V降低到2.8V。這個電阻器的額定阻值是10kΩ。可以用較小的電阻、包括0Ω電阻器來替換之，因為降低阻值可以減小噪聲，但是這并不能解決問題，除非用短路線來代替。
這個問題也不是AD6903才特有的。來自其他廠商的芯片也具有相似的現(xiàn)象。比如，SN74AVCA16425GR的引腳37上也有同樣的問題。其功能框圖請參考圖2。
圖2：SN74AVCA16425GR功能框圖
這里的1DIR、2DIR為高電平，OE為低電平，因此操作是從A口到B口，引腳37(1A7)將接收來自另一個芯片組的數(shù)據(jù)。這意味著它是輸入型。
在附近存在RF干擾的情況下，即在測試點附近(5米以內(nèi))用手機打電話，來測試SN74AVCA16425GR的引腳37上的信號。圖3顯示當設備不加電時(I/O狀態(tài)未知)，其輸出反常;而圖4則顯示當設備加電(輸入狀態(tài))時其輸出的反常情況。
圖3：低電平升高
干擾原理
進入AD6903的UARTRX信號的這種“RF干擾拾取”行為的發(fā)生以一個特定的RF頻率為中心，而這些信號跡線沒有完全被屏蔽。這種現(xiàn)象是可以解釋的：主板的印刷導線拾取干擾，因為導線上有寄生電感、寄生電阻和寄生電容，而導線的兩端連接的是高阻抗;一側是一個10kΩ電阻器，另一側則是CMOS輸入。電路板上的導線就像一個具有1/4波長響應的天線。
圖4：高電平降低
在客戶模塊中，計算GPIO1導線時，模塊上按30mm計算，而主板上則大約為15mm。所以這條線能夠拾取RF噪聲并對840MHz敏感就不奇怪了。具體可以參考圖5。
圖5：RF干擾計算公式
根據(jù)上述理論，建議在信號通道上增加一只電容器來阻尼RF的干擾振蕩。電容器的作用是改變天線的調(diào)諧頻率和降低天線阻抗從而降低天線增益。隨后，我們聽取了有關報告，即通過選取適當?shù)碾娙荩乖肼暅p少到了可接受的水平。
該信號的DC偏移量可由任何CMOS輸入-輸出引腳的二極管產(chǎn)生。他們通常被稱作為ESD(靜電釋放)保護二極管，但是當它被配置為輸出時,它們其實是用來控制引腳的晶體管的耗盡區(qū);那些晶體管經(jīng)常做雙重用途,即在配置為輸入時還作為引腳上的ESD保護裝置。所以他們在所有CMOS輸入/輸出電路結構中都是不可缺少的。這些二極管加正向偏壓，當信號的幅度使得二極管壓降(大約0.6V)正向超過VEXT之上，或者反向低于地電平時，信號將被鉗位。為了使信號的幅度隨著天線頻帶內(nèi)的RF能量的增長而增加，信號的平均電壓將可接近VEXT電壓的一半。
這個解釋使我們得知，信號的峰峰值從VEXT+0.6V到-0.6V。但示波器所測得的幅度卻小很多。要解釋為什么幅度會減小，我們估計這是由于示波器探頭以及接觸電阻所導致的衰減所致，或者是數(shù)字示波器的采樣率不夠，比如它為了采集1GHz附近的完整信號(尤其是給定顯示窗口約10ms時)，實際的采樣率可能比所需的2G采樣/每秒的速度要慢很多。圖6中對這個理論進行了描述。
圖6：用于直流電壓偏移觀測的解釋描述
RF干擾信號是由印刷導線拾取并被饋送到芯片里，標準芯片輸入/輸出衰減器作為一個整流器，作為所有CMOS輸入-輸出引腳(芯片輸入/輸出)的一部分，二極管被正向偏壓，并對正向超過二極管管壓降(大約0.6V)VEXT之上，或者反向低于地電平時，信號的擺幅被鉗位。同時示波器和/或探頭不能測量GHz級的頻率，其表現(xiàn)等同一個低通濾波器。于是，在“某些”輸入/輸出引腳出現(xiàn)反常電壓(取決于連接到輸入/輸出引腳的印刷導線以及EMC的設計水平)。
也有報告用0Ω電阻器替換10kΩ系列電阻器，這并不能實現(xiàn)消除干擾或DC電平的偏移，但用短接線替換可以實現(xiàn)。留意那些電阻器可以得到解釋，即使是0Ω電阻器，也會因為封裝與一定量的電阻串聯(lián)而產(chǎn)生寄生電感。考慮高頻時，這個串聯(lián)的RL分量的作用比純電阻更像低通濾波器。因此似乎在產(chǎn)生干擾的RF頻段內(nèi)，電阻分量仍然有可能有相當大的阻抗。
解決方案
可以通過兩種途徑減少/消除上述影響：
1.消除/減少“干擾源”，增加系統(tǒng)干擾免疫(EMC保護)能力，例如將RF電路與其他數(shù)字電路隔絕，增加獨立的RF和基帶屏蔽區(qū)，保持良好接地，在手機外殼中使用EMC材料。
2.為了去除這種“干擾”，通常應該用一只小電容器(注意將電容器緊靠在I/O引腳)。通過在靠近(AD6903.GPIO1)(UART_Rx)測試點附近增加一個27pf電容器到地。從示波器測量中可以發(fā)現(xiàn)，消除了輸入/輸出DC偏移。并且UART通信端口相應的誤碼率正常。具體參考圖7和圖8。
圖7：低電平正常跡線。
圖8：高電平正常跡線