文獻標識碼： A
文章編號： 0258-7998(2012)08-0059-04
由于電源分配網絡PDN布局寄生電感的影響，變化的驅動電流會引起電源電壓的瞬態變化。該電壓變化一方面干擾其他器件，另一方面產生干擾電流引起電磁干擾，為此需要盡可能減小PDN阻抗[1]。
當PDN并聯諧振時，諧振頻率處會產生高阻抗。為了抑制這種高阻抗，參考文獻[2]通過引入電磁帶隙結構（EBG）來抑制諧振，但EBG結構會影響電路的信號完整性；參考文獻[3]在電容支路引入電感元件，通過控制諧振點抑制諧振產生。該方法只是將并聯諧振從一個頻點轉移到另一個頻點。
本文提出了一種抑制電源分配網絡并聯諧振的方法。該方法通過在去耦電容支路中引入一個串聯電阻來增加支路損耗，從而達到抑制并聯諧振的目的。
本文提出了一種在去耦支路引入串聯電阻來抑制PDN并聯諧振的方法，并借助Hyperlynx PI軟件將其應用到實際板卡中。仿真結果表明，在去耦支路引入的電阻能夠有效地減少電容在高頻引起的并聯諧振。
參考文獻
[1] ZEEFF T M，HUBING T H.Reducing power bus impedance at resonance with lossy components[J].Advanced Packaging，IEEE Transactions on，2002，25(2)：307-10.
[2] 謝歡歡，焦永昌，楊彬，等.基于蘑菇狀諧振器的諧波抑制的微帶貼片天線[J].微波學報，2011，27(5)：40-3.
[3] 陳世青，趙新尚，李福祥.防止并聯電容器運行中產生諧波放大[J].高電壓技術，2004，30(12)：19-22.
[4] 裴俊.兩并聯電容充放電過程等效電路的討論[J].攀枝花學院學報：綜合版，2004，21(003)：119-21.