在雷達(dá)系統(tǒng)中，當(dāng)以某目標(biāo)的最佳極化方式發(fā)射電磁波時(shí)，該目標(biāo)回波在接收天線端的功率能夠達(dá)到最大。相干情況下，目標(biāo)最佳極化的Jones矢量就是其Graves功率矩陣最大特征值所對(duì)應(yīng)的特征矢量[1]。通常，系統(tǒng)通過(guò)計(jì)算Graves功率矩陣的特征值和特征矢量來(lái)獲取目標(biāo)的最佳極化，使得在發(fā)射功率不變的前提下提高目標(biāo)回波的信噪比。在彈載、車(chē)載、機(jī)載、星載等對(duì)體積有限制的小型化系統(tǒng)中，需使用數(shù)字信號(hào)處理芯片（如FPGA）求解矩陣特征值的相關(guān)問(wèn)題。

    Jacobi方法是計(jì)算矩陣特征值問(wèn)題常用計(jì)算機(jī)算法之一。在FPGA中，基于CORDIC算法的硬件結(jié)構(gòu)可簡(jiǎn)化Jacobi方法復(fù)雜的旋轉(zhuǎn)操作，節(jié)約硬件資源[1-2]。然而，CORDIC算法中的多次迭代操作，使得系統(tǒng)處理時(shí)間成倍增加，并不適合在對(duì)實(shí)時(shí)性要求較高的系統(tǒng)中使用。參考文獻(xiàn)[3]對(duì)Jacobi方法進(jìn)行了并行改進(jìn)，使用多個(gè)處理器并行處理的方法同時(shí)消去待求矩陣的多個(gè)非對(duì)角元素，獲得了較高執(zhí)行效率。但是，多個(gè)處理器的結(jié)構(gòu)需要消耗大量資源，在體積和成本受到限制的小型化系統(tǒng)上難以實(shí)現(xiàn)。
    為了在單處理器系統(tǒng)上實(shí)現(xiàn)實(shí)時(shí)處理，本文針對(duì)目標(biāo)Graves功率矩陣的特點(diǎn)，提出了一種獲取目標(biāo)最佳極化的FPGA實(shí)現(xiàn)方法。文章提出了一種帶門(mén)限的序列Jacobi方法，采用并行結(jié)構(gòu)設(shè)計(jì)FPGA，合理調(diào)整了有限狀態(tài)機(jī)（FSM）的執(zhí)行時(shí)序，并對(duì)相關(guān)進(jìn)程進(jìn)行并發(fā)處理，壓縮了程序執(zhí)行時(shí)間。FPGA實(shí)現(xiàn)結(jié)果表明，該方法提供了快速的特征值和特征矢量求解過(guò)程，且比CORDIC算法快21%以上。

    假設(shè)系統(tǒng)在執(zhí)行了m次門(mén)限比較和n次Jacobi旋轉(zhuǎn)后，得到了最終結(jié)果。經(jīng)過(guò)合理設(shè)計(jì)的狀態(tài)機(jī)時(shí)序示意圖如圖5所示。

    由于門(mén)限比較的結(jié)果有可能會(huì)導(dǎo)致系統(tǒng)跳過(guò)Jacobi旋轉(zhuǎn)過(guò)程，圖5所示門(mén)限比較的執(zhí)行次數(shù)一般多于Jacobi旋轉(zhuǎn)的執(zhí)行次數(shù)，即m≥n。根據(jù)上文所述求解步驟，m的極大值為6n。由于兩次Jacobi旋轉(zhuǎn)之間有較長(zhǎng)時(shí)間間隔，此時(shí)運(yùn)算模塊處于空閑狀態(tài)。本文則利用這段時(shí)間執(zhí)行特征矢量的更新過(guò)程，從而提高了運(yùn)算模塊的使用效率。需要注意的是，特征矢量更新過(guò)程須在下一次旋轉(zhuǎn)角計(jì)算進(jìn)程之前開(kāi)始，以免由于旋轉(zhuǎn)角值的改變，導(dǎo)致特征矢量計(jì)算錯(cuò)誤。
    根據(jù)圖5所示時(shí)序,完成整個(gè)求解過(guò)程所耗時(shí)間T可表示為:
    

    本文根據(jù)帶門(mén)限的序列Jacobi算法理論,設(shè)計(jì)了一種新的FPGA硬件結(jié)構(gòu)，可快速獲取目標(biāo)最佳極化的Jones矢量。文中對(duì)FPGA程序的執(zhí)行流程、模塊結(jié)構(gòu)、狀態(tài)機(jī)的時(shí)序作了詳細(xì)討論。FPGA實(shí)現(xiàn)結(jié)果表明，該方法的執(zhí)行速度優(yōu)于常用的CORDIC算法，可在小型化系統(tǒng)中實(shí)時(shí)獲取目標(biāo)的最佳極化。
參考文獻(xiàn)
[1] BRAVO I, MAZO M, LAZARO L J, et al. Novel HW architecture based on FPGAs oriented to solve the eigen  problem[J]. IEEE Transaction on Very Large Scale Integration (VLSI) Systems, 2008,16(12):1722-1725.
[2] 袁生光, 沈海斌. 基于Jacobi算法對(duì)稱矩陣特征值計(jì)算的FPGA實(shí)現(xiàn)[J]. 機(jī)電工程, 2008, 25(10): 80-82.
[3] 王飛, 王建業(yè), 張安堂,等. 實(shí)對(duì)稱矩陣特征值分解高速并行算法的FPGA實(shí)現(xiàn)[J]. 空軍工程大學(xué)學(xué)報(bào)(自然科
學(xué)版), 2008, 9(6): 67-70.
[4] WILKINSON J H. The algebraic eigenvalue problem[M].New York: Oxford University Press, 1965: 174-282.
[5] KOLOUCH J. Combinational divider in FPGA[C]. Proceedings of International Conference Radioelektronika, Brno, Czech republic, Apr. 24-25, 2007:1-4.
[6] GURUMURTHY K S, PRAHALAD M S. Fast and power efficient 16×16 array of array multiplier using vedic multiplication[C]. Proceedings of IMPACT Conference, Taipei, China, Oct. 20-22, 2010:1-4.
[7] DESCHAMPS J P, SUTTER G. Decimal division: Algorithms and FPGA implementations[C]. Southern ProgrammableLogic Conference Proceedings, Ipojuca, Brazil, Mar.24-26,2010:67-72.
[8] VACHHANI L, SRIDHARAN K, MEHER P K. Efficient FPGA realization of CORDIC with application to robotic exploration[J]. IEEE Transactions on Industrial Electronics, 2009,56(12):4915-4928.
[9] ARNOLD M G, COLLANGE S. A real/complex logarithmic number system ALU[J]. IEEE Transactions on Computers,2011, 60(2): 202-213.