一: title="LDO">LDO 的選型和設計
1: LDO 的重要技術指標：
-
導通壓降:
定義為維持輸出電壓在標稱值的100mV 范圍內時，輸入電壓與輸出電壓的最小差值。這個指標直接反映出效率和電池壽命. - 靜態電流/地電流(Iq or Ignd ): LDO在無負載工作時自身所需要的電流，直接反映出效率.
- 工作電流: 調壓器在滿負載工作時，自身所需要的電流,直接反映出效率
-
PSRR – Power Supply Rejection Ratio電源干擾抑制率比：反映了電源的變化對該器件的性能指標的影響．也反映了電源輸出產生的紋波反射到該器件的輸入端的大小．有衰減輸出紋波反饋到輸入的作用．
小寫δ指電壓的AC值: 從100Hz,1KHz, 10kHz,100kHz.
2: LDO的選用和使用:
I: 選用LDO的不同封裝
根據最高環境溫度和最大功耗選擇LDO的封裝含義如下：
LDO 的最大功耗:
Pmax=(Vin-Vout)x Iout+IqxVin(可以忽略)
不同封裝最大能耗散的功率:
二者必須滿足以下關系式:
Pmax<Pd
例如：Vin=4.2V,Vout=3.0V@200mA TPS79930DDC 封裝為: TSOT-23 Iq=40uA
工作于：Tj=1250C, Ta=700C, Rtherta=2000C/W
Pmax=(4.2-3.0)x200mA+40uAx4.2V=240mW.
PD = (TJ - TA)/ JA。=(125-70)/200=275mW.
Pmax<Pd, 故可以選用此封裝LDO
下表所附是TI TPS79930 系列LDO的不同封裝的熱阻及該封裝在不同環境下的最大功耗：
II: 選用LDO的輸出電容:
此表反映了某系列LDO容許的輸出電容ESR的大小在4Ω 到10mΩ：
過大過小ESR 輸出電容可能導致LDO系統內相位余量不夠而不穩定, 如下圖所示:
- 低的 ESR (50mOhm) 將零點移到高頻.
- 這樣一來零點發生在0dB穿越頻率之后,意味著PL,P1兩個極點產生-180度總相移.
- 系統不穩定.
當然TI也有一系列LDO輸出無須輸出電容：TPS732XX，由于內部誤差運算放大器的相位余量足夠大，所以無須外加電容，除非輸出電容的ESR和所有寄生電阻的乘積小于50nWF;另由于此類LDO內部集成了一電荷泵提供內部調整管的工作電源，其輸入電壓最低可以達1.7V．所以從1.8V直接降壓到1.5V,1.2V ,在輸出電流達250MA最低壓差為40mV
二: DC/DC 電源中電阻和電容的選擇和設計:
1: 功率回路中的電容的特性和設計：
電解電容器一般都有很大的電容量和很大的等效串聯電感。由于它的諧振頻率很低，所以只能使用在低頻濾波上。鉭電容器一般都有較大電容量和較小等效串聯電感，因而它的諧振頻率會高于電解電容器，并能使用在中高頻濾波上。瓷片電容器電容量和等效串聯電感一般都很小，因而它的諧振頻率遠高于電解電容器和鉭電容器，所以能使用在高頻濾波和旁路電路上。由于小電容量瓷片電容器的諧振頻率會比大電容量瓷片電容器的諧振頻率要高，因此，在選擇旁路電容時不能光選用電容值過高的瓷片電容器。為了改善電容的高頻特性，多個不同特性的電容器可以并聯起來使用。圖3是多個不同特性的電容器并聯后阻抗改善的效果。
ΔV= ΔI X ESRCout
當然并聯越多, ESR越低,輸出紋波越小.
2：功率回路中的電感特性和設計：
I:Buck電路中輸出電感的選擇:
電感量的計算方法, DC/DC 輸出電感電流波形根據工作的模式不同如下圖所示:
參數r的說明:
一般r值我們選0.25-0.5（最大輸出電流時）
從公式可以看到， r隨輸出電流變化而變化，當r=2時，電感工作模式從連續過度到非連續。
基本方法的計算公式是從V=L*di/dt演化出來：
正激類輸出濾波電感和 變換器輸出電感相同一般工作在電流連續模式。電感量為：
Ui----電感輸入端電壓
D---Ton/T占空比
Uo---輸出電壓
F=1/T---開關頻率
k=ΔI/2Io
允許的紋波電流越小，即 越小，電感越大，紋波電流， 反之，電感較小，要求的電容較大， 一般k=0.05~0.1
II: 電感飽和電流必須滿足以下公式:
一般選擇電感的飽和電流大于或等于控制器的最大開關電流.
Boost和Buck-boost電感的設計:
當設計為連續工作模式時,所需的電感量必須滿足以下公式:
式中Ii=Io/η(1-D)---輸入電流平均值.
η---變換器效率.
當設計為斷續工作模式時,所需的電感量必須滿足以下公式:
式中: Ui---電感輸入端電壓
3：系統的穩定性補償：
這是一電壓式(VM) DC/DC控制器的頻響曲線: (沒有回路補償)
從以上曲線可以看出:
- 主極點由輸出電感電容諧振決定的雙重極點.增益以-40Db/斜率下降
- 輸出的等效內阻ESR和容值構成一級零點，此時增益以-20Db/斜率下降直到過零點.,這樣一來使得相位余量的范圍在450到900
- 但當輸出電容的ESR太低,相移可能達到1800, 而且f0 太接近開關頻率(f0>fsw/3),也會使系統不穩定.
綜上所看:
高ESR 的輸出電容 Cout , 可以得到更大的相位余量,但同時輸出紋波較大,因為 ΔV= ΔI X ESRCout. . 低感量的輸出電感可以得到更大的相位余量,在在負載瞬態響應中過沖很小,但開關電流的峰值高會很高,即輸出輸出紋波較大.
因此我們可以說, 電源設計是一系列的折衷考慮.
為了使我們的電源系統更加穩定, 如果有調整電壓輸出反饋端,不過去我們可以通過以下方法調整, 使的我們可以在采用在采低的ESR電容, 輸出紋波更低的條件下系統更穩定.
I: 一般的電壓分壓反饋網絡:
傳輸函數 G(S):
II: 加入一前饋電容:
其傳遞函數和增加的一級零, 極點如下:
III:
這種補償方式增加一零點和一高頻極點但減少了高頻增益.被用于增加系統的相位余量.
IV:
這種補償方式用于減少DC/DC變換器的高頻增益, 提高相位裕量.并且減少反饋端的噪聲. 但電容容值不能太大, 否則可能使系統的動態響應減慢.
四：PCB板設計布局
1: PCB板設計布局的一般原則
I: 器件的放置的優先級：
先功率器件(MOSFET, 整流二極管，輸出電感, 輸出電容), 后 控制IC,最后IC周邊
II: 功率回路盡量短, 如上圖所示加粗線路: 電流從輸入到輸出的路徑.
III: 地線: 一般電源里有功率地和控制地, 要求分別采用星形接地法連接到控制IC的功率地和控制地, 后在IC 下通過一個過孔聯結在一起.
IV: 注意幾個敏感點:
FB pin 或 I sense 電流取樣端: 盡量遠離功率回路, 即上圖中加粗的部分, 特別提醒,反饋線不能從電感下通過. 這部分線可以走的稍遠些. 反饋取樣電阻及電容盡量靠近IC.
Switch Node: 在開關電源里, 在這一點的電壓波形以開關頻率(如1.2MHZ)從輸入電壓到地高速切換,所以有很高的 dV/dt ,電磁輻射非常嚴重. 因此我們在畫PCB時,避免把此點設計為一天線,要求輸出電感盡量靠近MOSFET 或SW腳, 使這點盡量短, 使用多層PCB, 避免通過寄生電容偶合到地和信號通到。
2: 注意過電流量:
- 電流1A, 1 盎司的銅, 線徑最小 = 12 mils Min.
- 電流5A, 1/2 盎司的銅, 線徑最小 = 240 mils Min.
- 電流20A, 1/2 盎司的銅, 線徑最小 = 1275 mils Min.
- 3oz = 0.105mm
- 2oz = 0.070mm
- 1oz = 0.035mm
3: 實例:
