在可預(yù)見的未來，CMOS技術(shù)仍將持續(xù)微縮腳步，然而，當(dāng)我們邁入10nm節(jié)點后，控制制程復(fù)雜性和變異，將成為能否驅(qū)動技術(shù)向前發(fā)展的關(guān)鍵，IMEC資深制程技術(shù)副總裁An Steegen在稍早前于比利時舉行的IMEC Technology Forum上表示。

　　明天的智慧系統(tǒng)將會需要更多的運算能力和儲存容量，這些都遠遠超過今天的處理器和記憶體所能提供的極限。而這也推動了我們對晶片微縮技術(shù)的需求。

　　在演講中，Steegen了解釋IMEC 如何在超越10nm以后繼續(xù)推動晶片微縮。在10nm之后，或許還能跟著摩爾定律（Moore“s Law）的腳步，并沿用微影技術(shù)，但在這之后，就必須視采用的材料和新設(shè)計架構(gòu)了

　　Steegen指出，CMOS仍然可以微縮，只是更加困難。當(dāng)達到次15nm時，就會需要更先進的超紫外光（EUV）和更先進的圖案技術(shù)。這也意味著勢必要朝3D元件架構(gòu)，如FinFET元件轉(zhuǎn)移，而這又需要在材料方面的創(chuàng)新，如具備更高遷移率通道的嶄新材料。

　　摩爾定律仍會持續(xù)，但Steegen指出，復(fù)雜性、成本和變異性只會不斷提升。新技術(shù)和新的設(shè)計解決方案都必須同時進行最佳化。

　　“好消息是CMOS目前仍持續(xù)微縮，從平面矽元件架構(gòu)（20nm）向FinFET元件架構(gòu)（14nm）轉(zhuǎn)移，以便更好地控制短通道效應(yīng)。然而，當(dāng)你引進新材料時，變異性就會遽增，”她表示。

　　在會后與《EE Times》的訪談中，Steegen描述了更多有關(guān)變異問題的細節(jié)。

　　“在轉(zhuǎn)移到完全耗盡型通道元件，如FinFET時，我們將能大幅減少通道摻雜，進而減少與隨機摻雜有關(guān)的變異問題，”Steegen解釋道。“這也有助于減少元件失配情況。然而，隨著半導(dǎo)體元件朝非平面架構(gòu)方面發(fā)展，新的變異也隨之出現(xiàn)。包括側(cè)壁傳導(dǎo)、增加的表面體積比、陷阱（trap）以及由缺陷引發(fā)的變異（如低頻雜訊、BTI可靠性等）都變得更加重要。

　　她接著指出，“這些新的因素有些會出現(xiàn)在10nm節(jié)點。而我們希望新材料和更先進的閘極堆疊模組能夠再推升元件性能。更具挑戰(zhàn)性的整合（如選擇性的異質(zhì)磊晶生長）都可能導(dǎo)致新的隨機缺陷。此外，材料也可能會改變通道載子和陷阱/缺陷間的相互作用，進而產(chǎn)生可靠性和雜訊等變化。

　　當(dāng)被問及要怎么做才能緩解變異問題時，Steegen解釋道，IMEC正在從提高工程材料品質(zhì)方面著手。

　　這也關(guān)系到基礎(chǔ)的通道材料能帶設(shè)計研究工作，這些研究都和最佳化元件的可靠性和性能有關(guān)。例如，她指出，“我們正在進行運用自由植入量子阱矽化鍺（SiGe）通道元件來改善NBTI可靠性的研究。另外，我們也正在研究14nm以下應(yīng)用的FinFET元件。”

　　Steegen表示，作為該計劃的一部分，IMEC正在定義設(shè)計中的范式轉(zhuǎn)變。研究人員們正在探討可能的解決方案，其中有一些會需要EDA工具的支援。為此，IMEC也與EDA供應(yīng)商就3D的可測試性設(shè)計、TCAD、P&R的選擇對微影帶來的影響、OPC、3D系統(tǒng)的設(shè)計開發(fā)/試驗等不同領(lǐng)域進行合作。

　　在會議結(jié)束之際，Steegen重由：“必須從設(shè)計開始就將「變異性和成本」納入考量。在半導(dǎo)體產(chǎn)業(yè)中，我們總是不斷地重塑自己扮演的角色。而未來，這個過程也將會一遍又一遍地循環(huán)下去。”