圖像采集是安全和監控視頻鏈中最關鍵的部分，這是因為對于從視頻流提取有效信息的圖像信號處理能力是與獲取的圖像質量密切相關的，或許看似深奧，其實本質上是傳感器質量和傳感器輸出處理質量的組合。安全監控系統的發展趨勢是圖像處理功能向網絡邊緣遷移-即移到攝像機里面， 靠近傳感器。
靈活性和效率是產品開發周期中的最高目標。本文探討了在FPGA內針對CMOS圖像傳感器的微控制器和信號處理單元的整合。就其性質而言，FPGA和微控制器相當靈活，但問題是使用這些器件是否會形成一個有效率的設計？
一般而言，一個簡單的規則是用FPGA取代標準的微控制器不能夠產生一個節約成本的替代方案。只有不能通過在微控制器內集成外設來滿足設計的邊界條件情況下，FPGA的解決方案才變得更加具有吸引力，例如PWM通道的數量，計數器/定時器或I/O端口的數量。
同樣，DSP算法轉移至FPGA可顯著提升數據吞吐量和控制功能的執行速度。然而，可能會有一些靈活性方面的損失。不過，通常DSP開發人員可以利用FPGA的優勢，因為這些功能可以用VHDL或Verilog HDL來描述并直接用硬件實現。即使一些模塊是預制的IP模塊，這個任務仍然是集成這些模塊到一個完整的設計之中。
Helion是一家致力于利用FPGA和DSP從事圖像信號處理領域開發的公司。他們的核心知識在于驅動和接口至CMOS圖像傳感器，動態擴展和進行信號預處理到TFT的領域。使用Helion系統意味著決定圖像質量的很多功能可以直接在攝像機中實現。根據系統要求，這些解決方案基于DSP，FPGA或兩者兼而有之。
Helion已經選擇了萊迪思半導體公司的低成本系列FPGA技術。LatticeXP2和MachXO是非易失器件，單芯片解決方案特別適用于緊湊的攝像機設計。由于LatticeXP2包括RAM塊和DSP模塊，可實現最佳圖像處理計算。如果只需要一個簡單的傳感器和控制功能，MachXO是最節省成本的解決方案。萊迪思還有SRAM FPGA系列，LatticeECP2、ECP2M和ECP3。這些器件中還包括DSP塊，以及1.5MBit至 5.3MBit內部存儲器的“M”類型。
Helion的大多數項目也使用了32位微控制器－LatticeMico32，它是免費提供的，采用開發環境為開放源代碼許可證模式。這種軟核的主要特點是使關鍵控制路徑的時間更少，通過FPGA的數據是直接通過獨立的布線資源。
用Mico System-Builder (MSB)軟件構建該項目的特殊Mico32配置，裝配各種可用元件，包括用戶的特定IP模塊。對于這些IP模塊和用戶特殊的外設的互連，Mico32 使用按照Wishbone規范操作的總線接口。 MSB自動互連設計的內部元件，當所需的IP塊都在MSB內時，無需編寫VHDL或Verilog HDL就能完成FPGA設計。
圖1 Mico System-Builder屏幕
一個簡單的例子可以說明基于Mico32方法的優勢。對于圖片位置的控制，通過I2C總線用外部微處理器給FPGA中的顯示控制器規定路線。總共有256個控制和參數寄存器。為了避免電視干擾出現，通過I2C寫的參數必須在消隱期間處理。數據集輸入一致且可以被激活時，該處理器釋放控制寄存器。進一步通過寄存器，處理器獲得當前顯示控制器的行數。
這些功能可以在FPGA設計內直接解決。針對 IC2寄存器組的監控，設計人員需要IC2從器件（slave）、I/O端口、狀態機，并復制這些參數，針對訪問IC2從器件（slave）的內部存儲器接口，提供仲裁。對于用VHDL或VerilogHDL開發FPGA所花費的時間相對比較多，代碼的可重用性受限于HDL編碼控制器。
另一種Helion Mico32解決方案利用已經由萊迪思MSB提供的元件：I2C從器件（slave）、GPIO、存儲器、DMA和用戶特殊的元件，諸如端口監控到啟動存儲器傳輸。MSB提供了針對 “共享總線”或” Slave Side-Arbitration “配置器件的功能，這意味著以正確的形式自動產生仲裁。針對在MSB中組合這些元件，使用這種方法在幾分鐘之內就可產生FPGA代碼。 于是針對Mico32，可以編寫C代碼，用所提供的調試手段進行檢查。所有的元件都很容易重復使用。
用這個例子，更多為數據路徑而準備的IP模塊可以組合在MSB中，例如，色彩流水線或圖像傳感器接口。對于圖像傳輸，Slave Side-Arbitration是最佳的，因為MSB產生自己的Wishbone總線。用這種方法，數據流不是限于通過微控制器和仲裁邏輯，在一個實體中所有元件均是自動連接的，即對片上系統設計的理想情況。MSB中更復雜的設計說明了這個觀點，系統的描述大大超過在第一個例子中用VHDL或VerilogHDL的要求。
圖2 Mico32調試屏幕
基于MSB提供的簡捷和節省時間的處理方式， Helion整合了圖像傳感器驅動電路的大部分和以其自己的元件形式的數據預處理，這些元件可作為IP核。 并以模塊化的方式和MSB中驗證的功能設想和實現系統。圖3為一個實例的框圖。
圖3系統實例
除了MSB，對于整個系統開發環境，還需要萊迪思的ispLEVER FPGA設計軟件。由MSB產生的Verilog HDL代碼用ispLEVER進行綜合和實現。該工具中包含了Reveal邏輯分析儀，調試μC的代碼后，用戶選擇對數據進行故障分析或實時控制路徑進行檢查。Reveal提供了大量的觸發和跟蹤選項。完整的圖像處理不是完全逼真的，對μC的源代碼級調試不能包括FPGA中的所有事件或數據序列。然而使用觸發信號和邏輯組合的方式， Reveal可以實時記錄時序并將結果傳送至主機。例如，如果設計人員考慮設置Mico32位的端口位作為Reveal的觸發，并將此與控制的特定條件和數據信號相結合，就可能用μC軟件很快地切換邏輯分析儀，這也適用于調試器。
總結
MICO System Builder能夠分擔通常所做的工作。FPGA設計人員指定自己的IP模塊并集成這些組元件至MSB。該軟件開發者將項目中的元件連接在一起，針對Mico32開發C/C++程序。通過靈巧的劃分與分配數據流到自己的總線結構，實現高的數據吞吐量。在開發階段除了靈活性之外，微控制器帶來了FPGA高效率的優點。另一方面在許多情況下，控制的效率和預處理允許跟隨信號鏈后進一步進行DSP處理，或選擇更小更節省成本的DSP。