《電子技術應用》
您所在的位置:首頁 > 模擬設計 > 設計應用 > 為基于VPX的PCIe系統做一個異步時鐘
為基于VPX的PCIe系統做一個異步時鐘
摘要: 本設計用PCIe的VITA46.4在一個VPX系統中的外設卡和主控制器之間傳送數據。它采用了PCIeRevision1,工作速度為2.5Gbps。
Abstract:
Key words :

VITA46 VPX標準定義了一種通用尺寸的機箱,它可以容納各種形式的卡(參考文獻1)。這些卡插到一個通用背板上。本設計用PCIe的VITA46.4在一個VPX系統中的外設卡和主控制器之間傳送數據。它采用了PCIe Revision 1,工作速度為2.5Gbps。所有符合VPX的卡都必須使用自己的獨立時鐘,這與其它符合PCIe要求的系統不同,如PC。VPX外設卡也必須為PCIe事務建立自己的時鐘,這意味著,時鐘與主單板機是相位無關的。因此,外設時鐘是異步時鐘。PCIe標準允許這種情況,而對所有異步PCIe時鐘有嚴格的抖動容差要求。

本設計中的外設卡使用了一片FPGA作為數字處理主器件。FPGA供應商的評估板通常采用PCIe接口,但板上不使用異步時鐘。為了實現異步時鐘, 可以用一只與某種型號振蕩晶體精確匹配的時鐘芯片(圖1)。時鐘芯片IC對晶體有抖動、老化和阻抗方面的要求。晶體應在-40°C~+85°C的溫度區間內保證這些要求。必須使用CY24293數據表中的公式計算晶體的負載電容值。來自CY24293的時鐘被直接送入FPGA的高速收發器時鐘引腳,從而獲得了外設卡與單板機之間可靠的PCIe分組傳輸。CY24293還有一些其它的元件與布局要求,它采用一種PCIe設備走線配置,要求有阻抗可控的特殊長度走線,以及特殊值的串聯電阻。

圖1,本電路將一個時鐘發生器輸出送至FPGA,獲得一個異步VPX時鐘

圖1,本電路將一個時鐘發生器輸出送至FPGA,獲得一個異步VPX時鐘

此內容為AET網站原創,未經授權禁止轉載。
主站蜘蛛池模板: 狠狠色欧美亚洲综合色黑a| zzzzzzz中国美女| 欧洲亚洲国产精华液| 亚洲综合无码一区二区三区| 精品女同一区二区| 国产三级a三级三级| 日本阿v精品视频在线观看| 国产麻豆成人传媒免费观看 | 国产ts人妖系列视频网站| 91香蕉国产在线观看人员| 国产精品亚洲二区在线播放 | 在线观看91精品国产入口| 在线毛片免费观看| xxxx日本性| 成人18在线观看| 中文字幕在线一区二区三区| 日韩av片无码一区二区不卡电影| 亚洲A∨无码一区二区三区| 欧美成人a人片| 亚洲欧美日韩丝袜另类| 波多野结衣无内裤护士| 伊人久久大香线蕉综合影院首页 | 国产18禁黄网站免费观看| 超碰97人人做人人爱少妇| 国产成人精品a视频| 欧美日在线观看| 国产精品VA在线观看无码不卡 | 亚洲小说区图片区另类春色| 正在播放国产一区| 亚洲精品视频专区| 狠狠色综合TV久久久久久| 免费无码成人AV在线播放不卡| 精品日韩欧美国产一区二区| 四虎国产精品永久免费网址 | 精品国产午夜理论片不卡| 午夜看一级特黄a大片| 精品香蕉一区二区三区| 又黄又爽又色又刺激的视频| 美女扒开尿口让男生捅| 四虎国产精品永久免费网址| 美女黄网站人色视频免费 |