《電子技術應用》
您所在的位置:首頁 > 模擬設計 > 設計應用 > 為基于VPX的PCIe系統做一個異步時鐘
為基于VPX的PCIe系統做一個異步時鐘
摘要: 本設計用PCIe的VITA46.4在一個VPX系統中的外設卡和主控制器之間傳送數據。它采用了PCIeRevision1,工作速度為2.5Gbps。
Abstract:
Key words :

VITA46 VPX標準定義了一種通用尺寸的機箱,它可以容納各種形式的卡(參考文獻1)。這些卡插到一個通用背板上。本設計用PCIe的VITA46.4在一個VPX系統中的外設卡和主控制器之間傳送數據。它采用了PCIe Revision 1,工作速度為2.5Gbps。所有符合VPX的卡都必須使用自己的獨立時鐘,這與其它符合PCIe要求的系統不同,如PC。VPX外設卡也必須為PCIe事務建立自己的時鐘,這意味著,時鐘與主單板機是相位無關的。因此,外設時鐘是異步時鐘。PCIe標準允許這種情況,而對所有異步PCIe時鐘有嚴格的抖動容差要求。

本設計中的外設卡使用了一片FPGA作為數字處理主器件。FPGA供應商的評估板通常采用PCIe接口,但板上不使用異步時鐘。為了實現異步時鐘, 可以用一只與某種型號振蕩晶體精確匹配的時鐘芯片(圖1)。時鐘芯片IC對晶體有抖動、老化和阻抗方面的要求。晶體應在-40°C~+85°C的溫度區間內保證這些要求。必須使用CY24293數據表中的公式計算晶體的負載電容值。來自CY24293的時鐘被直接送入FPGA的高速收發器時鐘引腳,從而獲得了外設卡與單板機之間可靠的PCIe分組傳輸。CY24293還有一些其它的元件與布局要求,它采用一種PCIe設備走線配置,要求有阻抗可控的特殊長度走線,以及特殊值的串聯電阻。

圖1,本電路將一個時鐘發生器輸出送至FPGA,獲得一個異步VPX時鐘

圖1,本電路將一個時鐘發生器輸出送至FPGA,獲得一個異步VPX時鐘

此內容為AET網站原創,未經授權禁止轉載。
主站蜘蛛池模板: 少妇高潮惨叫喷水在线观看| 中文字幕天天躁日日躁狠狠躁免费| 蜜桃导航一精品导航站| 国产超碰人人做人人爽av | 中文字幕精品亚洲无线码二区 | 日日夜夜天天干| 亚洲伊人久久大香线蕉在观| 狠狠久久精品中文字幕无码| 四虎国产精品永久地址99| AV无码久久久久久不卡网站| 无码精品国产一区二区三区免费 | 国产一二三区在线观看| 日韩在线你懂的| 国产精彩对白综合视频| 久久国产精品久久久久久| 欧美激情一区二区三区免费观看| 国产亚洲一区二区在线观看 | 777奇米四色| 天天综合天天综合| 亚洲av永久中文无码精品综合| 深爱五月激情网| 国产又粗又猛又黄又爽无遮挡 | 成人午夜福利视频镇东影视| 久久夜色精品国产欧美| 欧美一级日韩一级亚洲一级| 啊灬啊灬啊灬岳| 91华人在线视频| 女人与zozo| 一级毛片在线观看免费| 欧美一级片观看| 亚洲欧美日韩人成| 男人扒开女人下面狂躁动漫版| 国产日韩在线观看视频网站| yy111111少妇影院无码| 新梅金瓶1之爱奴1免费观| 亚洲熟妇无码乱子av电影| 精品久久久久久无码中文字幕| 欧男同同性videos免费| 亚洲校园春色另类激情| 波多野结衣和邻居老人公| 亚洲精品美女久久久久99|