濾波器是一種用來消除干擾雜訊的器件，可用于對特定頻率的頻點或該頻點以外的頻率進行有效濾除。它在電子領域中占有很重要的地位，在信號處理、抗干擾處理、電力系統、抗混疊處理中都得到了廣泛的應用。而對于程控濾波器，該系統的最大特點在于其濾波模式可以程控選擇，且-3dB截止頻率程控可調，相當于一個集多功能于一體的濾波器，將有更好的應用前景。此外，系統具有幅頻特性測試的功能，并通過示波器顯示頻譜特性，可直觀地反應濾波效果。
1方案論證與選擇
1．1可變增益放大模塊的設計與論證
方案1：數字電位器控制兩級INA129級聯。用FPGA控制數字電位器DS1267使其輸出不同的阻值，作為高精度儀表放大器INA129的反饋電阻。通過控制數字電位器來改變INA129的放大倍數，從而實現放大器的增益可調。
方案2：采用可變增益放大器AD603實現。可變增益放大器內部由R-2R梯形電阻網絡和固定增益放大器構成，加在其梯型網絡輸入端的信號經衰減后，由固定增益放大器輸出，衰減量是由加在增益控制接口的參考電壓決定；可通過單片機控制，由DAC產生精確的參考電壓控制增益，從而實現較精確的數控。
由于輸入的正弦小信號振幅10mV，電壓增益60dB，10dB步進程控可調，且電壓增益誤差不能大于5％。對精度而言兩個方案都可實現，在AD603后再加一級放大也可實現60dB的放大倍數。但數字電位器內部結構復雜，有電容影響，后級接運放后會帶來意想不到的后果，因此采用方案2。
1．2濾波器模塊的設計與論證
方案1：采用數字濾波器。利用MATLAB的數字濾波器設計FIR或者IIR濾波器。數字濾波器具有精度高，截止特性好等優點。但是FIR濾波器會占用太多FPGA資源，IIR濾波器設計時工作量大且穩定性不高，且要使截止頻率可調，必須使用不同的參數，設計起來軟件量比較大。
方案2；采用無源LC濾波器。利用電感和電容可以搭建各種類型的濾波器。參照濾波器設計手冊上的相關參數，可以比較容易地設計出理想的濾波器。但是如果要截止頻率可調，只有改變電感電容參數，硬件會非常復雜。
方案3：采用集成的開關電容濾波器芯片。開關電容濾波器是由MOS開關、MOS電容和MOS運算放大器構成的一種大規模集成電路濾波器。其開關電容組在時鐘頻率的驅動下，可以等效成一個和時鐘頻率有關的等效電阻。當用外部時鐘改變時，等效電阻改變，從而改變了濾波器的時間常敦，也就改變了濾波特性。開關電容濾波器可以直接處理模擬信號，而不必像數字濾波器那樣需要A／D、D／A變換，簡化了電路設計，提高了系統的可靠性。
綜上所述，本系統采用方案3，利用集成芯片MAX297實現低通濾波器，利用LTC1068實現高通濾波器；采用方案2，利用無源LC濾波器技術來實現四階橢圓低通濾波器。
2系統總體設計方案及實現方框圖
本系統以單片機及FPGA為控制核心，由可控增益放大模塊、程控濾波模塊和幅頻特性測試模塊構成。系統框圖如圖1所示。輸入振幅為1V的信號經分壓網絡衰減后變成振幅10mV的小信號，經OPA690前級放大2倍，同時起到阻抗變換和隔離的作用。與此同時由AD9851產生一設定頻率的正弦信號，通過模擬開關選擇一道送到后級。信號由程序控制AD603進行0～60dB的可調增益放大后，送入濾波模塊。濾波模塊包括低通、高通、橢圓濾波器，其中低通、高通由程序控制-3dB截止頻率在1～30kHz范圍內可調，步進1kHz。橢圓濾波器截止頻率50kHz。再通過模擬開關選擇某一特定濾波信號輸出，經有效值檢波和A／D轉換后送入FPGA進行幅頻特性的測試，再用兩塊DAC0800實現幅頻特性曲線的顯示。
3主要功能電路設計
3．1放大模塊
放大模塊的具體電路如圖2所示。第一部分是一個分壓網絡，其中前4個電阻將輸入信號衰減100倍，并與信號源內阻共同構成51Ω阻抗，后面的51Ω為匹配電阻。第二部分采用OPA690將小信號放大2倍，同時起到阻抗變換和隔離的作用。由于AD603輸入阻抗為100Ω，所以在后面串接一個100Ω的電阻進行匹配。第三部分即為AD603可變增益放大，它的增益隨著控制電壓的增大以dB為單位線性增長。1腳的參考電壓通過單片機進行運算并控制DAC芯片輸出電壓來得到，從而實現精確的數控。增益G(dB)=40VG+G0，其中VG為差分輸入電壓，范圍-500～500mV；G0是增益起點，接不同反饋網絡時也不同。在5、7腳間接一個5kΩ的電位器，從而改變。
3．2高通濾波模塊
LTC1068是低噪聲高精度通用濾波器，當其用于高通濾波時，截止頻率范圍1Hz～50kHz，并且直至截止頻率的200倍都無混疊現象。由于LTC1068的4個通道都是低噪聲、高精度、高性能的2階濾波器，因此每個通道只要外接若干電阻就可以實現低通、高通、帶通和帶阻濾波器的功能。具體電路如圖3所示。其中B端口Q值0．57，A端口Q值約為1。在電路的調試中發現，A口的Q值需比B口Q值大，否則信號在截止頻率處幅值會有上翹。
LTC1068的時鐘頻率與通帶之比為200：1，由于LTC1068內部對時鐘信號CLK二倍頻，所以當截止頻率最小為1kHz時，內部時鐘頻率其實為400kHz，故在LTC1068后面再加一個截止頻率為450kHz的低通濾波器以濾除分頻帶來的噪聲及高次諧波。
3．3低通濾波模塊
用MAX297實現低通濾波器。開關電容濾波器MAX297可以設置為8階低通橢圓濾波器，阻帶衰減為-80dB，時鐘頻率與通帶頻率之比為50：1。通過改變CLK的頻率，即可滿足濾波器-3dB截止頻率在1～20kHz范圍內可調，步進1kHz的要求。
在使用MAX297時要注意的是，當信號頻率和采樣辨率同頻，開關電容組在電容上各次采到相同的幅度為信號幅值的信號，相當于輸入信號為直流的情況，使濾波器輸出一個直流電平。同理，當信號頻率為采樣頻率的整數倍時，也會出現相同的現象。為此，在其前面，要增加模擬低通濾波器，把采樣頻率及其以上的高頻信號有效地排除。故又用一級MAX297，截止頻率設置為50kHz。其中時鐘頻率設置為2．5MHz。在其后面，也要增加低通濾波器，其截止頻率為150kHz，以濾去信號的高頻分量，使波形更加平滑。具體電路如圖4所示。
3．4四階橢圓低通模塊
系統要求制作一個四階橢圓型低通濾波器，帶內起伏≤1dB，-3dB通帶為50kHz，采用無源LC橢圓低通濾波器來實現。用FilterSolution模擬仿真濾波器，隨后在Multisim中再模擬仿真并調整電容、電感的參數使其為標稱值。此外，在橢圓濾波器前后接射級跟隨器避免前后級影岣。具體電路如圖5所示。
4系統軟件設計
系統軟件設計由單片機和FPGA組成，用戶可以通過界面的顯示選擇高通、低通和橢圓濾波器，可以設置截止頻率，同時可以顯示幅頻曲線。其中單片機主要完成用戶的輸入輸出處理和系統控制，FPGA主要完成的功能有：控制AD9851產生掃頻信號、控制濾波器截止頻率的時鐘信號的產生以及控制兩塊D／A以顯示幅頻特性曲線。程序流程圖如圖6所示。
5測試方案與測試結果
5．1放大器測試
放大器輸入端的正弦信號頻率為10kHz，振幅為10mV，設定增益大小分別為10、20、30、40、50、60dB，用示波器測量實際輸出幅值，計算出實際增益，其誤差小于1％。此外，測得放大器通頻帶為1～200kHz。
5．2低通、高通濾波器測試
將放大器增益設置為40dB，濾波器設置為低通濾波器，預置濾波器截止頻率在1～30kHz范圍，步進為1kHz。用示波器測量實際截止頻率，計算相對誤差小于1．5％，且2fc處的電壓總增益小于20dB。高通濾波器測試方法同理。
5．3橢圓濾波器測試
放大器增益設置為40dB，用示波器測量實際-3dB截止頻率和200kHz處的總電壓增益。測得fc=50．0kHz，在150kHz處幅度就已幾乎衰減到0。
5．4幅頻特性與相頻特性測試
測量低通、高通濾波器的頻率特性，在示波器上顯示其幅頻特性曲線，與所設置的濾波模式及截止頻率相符。
6結束語
本系統放大器增益范圍10～60dB，通頻帶1～200kHz，增益誤差小于1％。濾波器截止頻率范圍1～30kHz，誤差小于1．5％。橢圓濾波器截止頻率誤差為0，在150kHz處幅度幾乎衰減到0。誤差主要來源于時鐘頻率，當截止頻率為20kHz的時候，所需最高的時鐘頻率為2MHz，不能保證很好的時鐘沿，而且時鐘頻率也不可能精確地控制，以及放大器的非線性誤差。此外，利用DAC0800和有效值檢波電路實現了幅頻特性測試儀，系統整體性能良好。整個系統在單片機和FPGA的有機結合、協同控制下，工作穩定，測量精度高，人機交互靈活。