Altera公司(Nasdaq: ALTR)今天宣布，成功實(shí)現(xiàn)28-nm Stratix® V GX FPGA與PLX®技術(shù)公司(Nasdaq: PLXT) ExpressLane™ PCI Express® (PCIe®) Gen3的互操作。Stratix V GX FPGA具有硬核PCIe Gen3 IP模塊，是目前發(fā)售的能夠與PCIe Gen3交換機(jī)實(shí)現(xiàn)互操作的唯一一款FPGA。
　　
　　Altera元器件市場(chǎng)資深總監(jiān)Patrick Dorsey評(píng)論說(shuō)：“業(yè)界性能最好的28-nm FPGA與業(yè)界第一款PCIe Gen3交換機(jī)實(shí)現(xiàn)互操作后，用戶(hù)能夠?qū)⒕性谠O(shè)計(jì)問(wèn)題上，而不是器件之間電信號(hào)兼容性的驗(yàn)證問(wèn)題，因此，顯著縮短了開(kāi)發(fā)時(shí)間。在高性能前沿應(yīng)用中，Stratix V中的硬核PCIe Gen 3 IP模塊減少了對(duì)邏輯資源的占用，同時(shí)提高吞吐量，降低功耗。”
　　
　　Stratix V FPGA具有四個(gè)硬核PCIe Gen3 x8 IP模塊。PCIe Gen3 IP模塊支持x1、x2、x4和x8通路配置，每個(gè)通路傳送速率高達(dá)8-Gbps，與前一版本的Gen2 x8相比，使用Gen3 x8通路，吞吐量提高了兩倍。與相應(yīng)的軟核實(shí)施方案相比，Stratix V FPGA中的PCIe IP硬核模塊節(jié)省了100,000多個(gè)邏輯單元。硬核PCIe Gen3 IP模塊將PCIe協(xié)議堆棧嵌入到FPGA中，包括收發(fā)器模塊、物理層、數(shù)據(jù)鏈路層和會(huì)話(huà)層。Stratix V FPGA的PCIe Gen3 IP面向PCIe基本規(guī)范Rev 3.0、2.x和1.x。
　　
　　PLX市場(chǎng)和業(yè)務(wù)開(kāi)發(fā)副總裁David Raun評(píng)論說(shuō)：“在輔助支撐系統(tǒng)的開(kāi)發(fā)過(guò)程中，Stratix V GX FPGA與PLX PCIe Gen3交換機(jī)的互操作性非常關(guān)鍵，我們很高興看到Altera這樣的領(lǐng)先企業(yè)開(kāi)發(fā)Gen3產(chǎn)品。PLX于2010年率先推出業(yè)界的第一款PCIe Gen3硅片，目前仍然是唯一發(fā)售Gen3交換機(jī)的公司，已經(jīng)準(zhǔn)備好為這一迅速發(fā)展的市場(chǎng)提供服務(wù)。”
　　
　　PCIe Gen3是業(yè)界最流行的高速互聯(lián)最新技術(shù)，PLX交換機(jī)在服務(wù)器、存儲(chǔ)和通信平臺(tái)上突破創(chuàng)新，提高端口數(shù)量，支持功能更強(qiáng)大、更新的設(shè)計(jì)。PLX Gen3系列產(chǎn)品包括11個(gè)器件，有12至48個(gè)通路，以及3到18個(gè)端口，為開(kāi)發(fā)提供更多的配置。目前PLX提供所有器件。
　　
　　Altera的28-nm器件系列——為滿(mǎn)足特殊設(shè)計(jì)需求而定制
　　
　　Altera的28-nm FPGA系列是業(yè)界最全面的器件產(chǎn)品，定制滿(mǎn)足用戶(hù)的各種設(shè)計(jì)需求。該系列通過(guò)其Arria® V、Cyclone® V和Stratix V FPGA系列以及HardCopy® V ASIC系列，為用戶(hù)提供清晰的差異化解決方案。在工藝技術(shù)、體系結(jié)構(gòu)、收發(fā)器技術(shù)和硬核知識(shí)產(chǎn)權(quán)(IP)模塊上加大投入，設(shè)計(jì)人員采用該系列產(chǎn)品滿(mǎn)足自己的成本、性能和低功耗需求，而且縮短開(kāi)發(fā)時(shí)間，減小工作量。關(guān)于A(yíng)ltera 28-nm系列產(chǎn)品的詳細(xì)信息，請(qǐng)?jiān)L問(wèn)www.altera.com.cn/28nmportfolio。
　　
價(jià)格和供貨信息
　　
　　現(xiàn)在已經(jīng)開(kāi)始發(fā)售Stratix V FPGA。需要性能最好、最新技術(shù)的用戶(hù)使用了高性能28-nm器件，包括14.1 Gbps收發(fā)器、嵌入式HardCopy模塊以及精度可調(diào)DSP模塊。關(guān)于PCIe技術(shù)的其他信息，請(qǐng)?jiān)L問(wèn)：http://www.altera.com.cn/technology/high_speed/protocols/pcie-hard-ip/pro-hard-ip.html。關(guān)于Stratix V FPGA的詳細(xì)信息，請(qǐng)?jiān)L問(wèn)www.altera.com.cn/stratix5。關(guān)于價(jià)格信息，請(qǐng)聯(lián)系您當(dāng)?shù)氐腁ltera銷(xiāo)售代表。