數字圖像處理技術在許多領域得到愈來愈廣泛的應用。微機圖像處理系統以其使用靈活、性能價格比高而在醫療、氣象、工業視覺等領域獲得廣泛應用。在工業控制中一般采用攝像頭得到現場的圖像，而現在攝像頭輸出的信號多為模擬信號。為了實現攝像頭和計算機的接口，必須采用圖像采集卡。
　　但是現在市面上的圖像采集卡往往數據采集和數據讀取不能同時進行，這給編程和實時控制帶來很大的麻煩。本文提供的圖像卡解決了這個問題，它采用兩片存儲器，計算機讀取的內存和圖像采集所用的內存交替使用，使得圖像采集與計算機讀取數據可同時進行。
　　本文先分析了一般圖像采集卡的缺陷，然后給出了新的圖像采集卡的原理和設計思想。由于本圖像采集卡基于全電視信號，所以有必要先來簡要地介紹黑白全電視信號。
1 全電視信號及其原理
　　黑白CCD攝像頭經過光電轉換將圖像(光信號)轉變為電信號，其最終輸出信號就是黑白全電視信號。它主要由圖像信號(視頻信號)、復合消隱脈沖和同步脈沖組成。
　　電視信號其極性可分為正極性和負極圖像信號。若圖像最亮時，對應其信號電壓的幅度最大，則該信號稱為正極性信號；反之為負極性信號。這里采用負極性信號。將圖像信號送到視頻放大器中進行放大、處理，同時加入同步機送來的行、場同步脈沖和行、場消隱脈沖，就形成了全電視信號。
　　消隱脈沖主要用于消除行場掃描逆程時產生的回掃線，同步脈沖保證收端與發端的掃描點應有一一對應的幾何位置。
　　由于場同步期間沒有行同步信號，這會影響在整個掃描過程中的嚴格同步。為了解決整個問題，采取在場同步脈沖中開槽的方法用以替代同步信號。場同步前后兩倍行頻的脈沖稱為均衡脈沖。
　　電視標準規定，全電視信號的幅度比例是：若以峰值白電平到同步電平作為100%，則峰值白電平到消隱(黑)電平的值為75%，峰值白電平為0%，圖像信號介于白與黑電平之間。

　　信號如圖1所示，從時間上看，每秒傳送25幀圖像，每幀625行；隔行掃描時每秒50場，每場312.5行。每一行的周期為64μs,其中圖像占52.2μs，行消隱占11.8μs。行同步脈沖為4.7μs，它比行消隱延遲1.3μs。每一場的周期為312.5H＝20ms，其中場消隱信號占25H+1行消隱信號，即等于1600μs+11.8μs。均衡脈沖的寬度為2.35μs，周期為半行，共12個(前6個，后6個)。場同步脈沖的寬度為2.5H的時間(即160μs)。場同步脈沖有6個槽脈沖，其寬度為4.7μs。
　　在全電視信號中，把奇數場同步信號的前沿作為一場的起點，第1、2、3行是場同步信號，第4、5、6行是后均衡脈沖，7～22行還是場消隱信號，該場消隱信號從前場623行開始，因此，整個消隱信號是25行加一個行消隱的時間。圖像信號從23行出現到309.5行止，共287.5行，這就是第一場或稱奇數場。從309.5行開始又是下一場的場消隱信號及前均衡脈沖，在312.5行出現下一個偶數場的同步脈沖，奇數到此結束，偶數場開始。一個奇數場加上一個偶數場合在一起稱為一幀。
2 一般圖像采集卡的原理
　　一般圖像采集卡的結構如圖2所示。

　　首先對視頻信號進行預處理和同步分離。預處理主要是進行放大、亮度、對比度調節、信號限幅(保護A/D)。同步分離電路主要是分離出信號中的行同步和場同步信號，供采集卡的時序電路使用。然后由高速的A/D轉換器把處理后的視頻信號轉化為數字信號，在時序電路的控制下寫入存儲器。
　　但這樣的采集卡有一個問題，數據采集和數據讀取不能同時進行。不妨設奇數場掃描期間，每采樣一次就將A/D轉換的結果存入存儲器，在偶數場期間，計算機將存儲器中的數據讀入計算機。但是，由于在計算機讀存儲器時，A/D轉換的結果并不能同時寫入該片存儲器，即存儲器不能同時進行讀和寫兩種操作，所以會丟掉偶數場的信息。　　
3 基于雙內存的圖像采集卡的設計
　　為了解決這個問題，這里用了兩片存儲器進行交替工作。當給其中一片存儲器寫數據時，計算機讀取另一片存儲器的數據，反之亦然。這種采集卡的框圖如圖3所示。下面對各部分電路進行介紹。

　　(1)預處理電路：實現把標準的全電視信號轉化為0～5V模擬信號，并具有亮度調節、對比度調節等功能。放大器用的運放采用寬帶運放LM318。
　　(2)同步分離電路：為了將數字化后的圖像信號存入相應的幀存儲器，必須獲得行同步信號和場同步信號。由于同步信號的幅度最大，占全電視信號幅度的76%～100%的電平范圍，可根據這一特征采用幅度分離法先將復合同步信號分離出來。又因為場同步脈沖的寬度為160μs，遠大于行同步脈沖的寬度4.7μs，這樣又可在已分離出的行、場復合同步信號中 進一步分離出行同步和場同步出來。
　　(3)A/D轉換器：圖像采集卡中的A/D轉換器選用8bit高速視頻轉換芯片CA3318CE完成。它的最高轉換速率可達15MHz。由前面的黑白全電視信號的分析可知，每一行圖像約52.2μs，本卡在電視信號每行的行正程期間需采樣512點，采樣時鐘約為10MHz.因此選用CA3318CE 完全符合要求，只需將其采樣率選在10MHz即可。
　　(4)控制電路：控制電路的核心器件是一片通用邏輯門陣列GAL20V8。該電路產生幀存儲器的讀信號MEMR1、MEMR2和寫信號MEMW1、MEMW2以及圖像采集卡所需的工作狀態信號PC/LOCAL和！PC/LOCAL，電路原理如圖4所示。U33是一片GAL20V8，它工作在簡單模式，管腳18～22配置成輸出，其它配置成輸入。1～6管腳接PC機的地址線PC_A4～PC_A9，7～10管腳接PC機的地址線PC_A16～PC_A19，管腳11接系統時鐘CLK，管腳13接PC機的PC_IOW信號，管腳14接PC/LOCAL信號，管腳15、16分別接行消隱和場消隱指示信號H_MR和V_MR，管腳17接PC機的讀存儲器信號PC_MEMR，管腳18、19輸出幀存儲器RAM1的寫信號MEMW2和讀信號MEMR2，20、21腳輸出存儲器RAM1的寫信號MEMW1和讀信號MEMR1，22腳輸出信號PC/LOCAL_CLK作為觸發器OP6:B的時鐘，23腳接PC機的PC_AEN信號。

　　控制電路還要產生PC/LOCAL信號。該信號必須由PC機控制。在這里，PC/LOCAL作為PC機I/O口的最低一位，口地址是220H～22FH，PC機只需向220H～22FH任意地址寫1或0即可以將PC/LOCAL設置為1或0。I/O口地址的譯碼由U33完成，可以用ABEL語言描述如下：
　　IOCS＝!(!PC_A4&PC_A5&!PC_A6&!PC_A7&!PC_A8&PC_A9&!PC_AEN)
　　PC/LOCAL_CLK＝IOCS#PC_IOW
　　IOCS是端口的選通信號，低電平有效。當PC機的地址線PC_A9～PC_A4為100010時，PC_AEN為低電平(PC_AEN為高電平時指示PC機處于DMA狀態)時，IOCS有效。PC/LOCAL_CLK由IOCS和PC機的I/O口寫地址PC_IOW相或產生，當端口未選中時，它一直是高電平；當端口被選中后，由PC_IOW產生一個上升沿。PC/LOCAL_CLK的上升沿將觸發OP6:B，將PC機的最低一位數據線PC_D0鎖存，產生PCLOCAL和！PCLOCAL。
　　當幀存儲器的地址由PC機產生時，需要譯碼邏輯。PC機低于1M的內存空間分配如表1所示。為了不發生地址沖突，從表中可知，可以把D0000H～DFFFFH空間作為幀存儲器的映射地址。這部分譯碼工作也由U33完成，用ABEL語言描述：