摘 要： 描述了傳統DDS的工作原理，提出了一種消除DDS技術中相位舍位誤差的新結構，并對新結構作了理論描述。
關鍵詞： 直接數字頻率合成；輸出雜散；相位舍位
?
雖然直接數字頻率合成技術（DDS技術，或DDFS技術）具有頻率轉換時間短、頻率分辨率極高、輸出頻率帶寬相對較寬、輸出波形相位連續、輸出波形具有靈活性等優點，但其局限性也不容忽視，如輸出頻帶范圍有限、輸出雜散比較大，所以研究降低雜散已成為DDS技術的熱點之一。Nicholas在1987年對雜散進行了分析[1]，給出了計算雜散的算法，并在此基礎上提出了優化結構的途徑[2]。1993年，V.F.Kroupa利用對相位誤差的級數表示[3]，對輸出雜散進行了分析，提出了一種確定雜散的方法。參考文獻[4]、[5]、[6]各自提出了抗雜散結構并作了分析描述。本文在分析相位舍位所引起雜散的基礎上提出了一種抑制雜散的新結構，并用計算機模擬得到了仿真結果。
1 傳統DDS技術的工作原理及相位舍位雜散分析
傳統直接數字頻率合成技術的工作原理框圖如圖1所示。
DDS的工作原理是基于相位與幅度的對應關系，在每個時鐘周期（頻率為fC）通過頻率控制字K與相位累加器的累加得到相位值(取相位累加器的高A位)，然后相位值對ROM進行尋址輸出對應的幅度序列，實現相幅轉換，幅度序列通過數模轉換得到不平滑的波形，通過低通濾波平滑后得到正弦波輸出，輸出頻率
，最小頻率分辨率為
，因此DDS的關鍵部分就是相幅轉換部分。
為了獲得大的頻率分辨率，通常將N取得很大，但ROM的容量卻是有限的，所以相位累加器的輸出不能全部用來尋址ROM，必須舍去一部分。設N為DDS相位累加器的輸出位數，A為DDS相位累加器輸出的高位，用來尋址正弦相位的幅度表，B為舍去的位數，則有A+B=N。相位舍位產生的誤差信號為：ep(n)=nKmod2B。也可以寫成：
式中，[x]表示對x取整運算，由式(1)可知，ep(n)是周期性鋸齒序列，它可以看作是以頻率fC對一個幅度為2B、周期為
的鋸齒波的采樣，由信號處理的知識對ep(n)作傅里葉變換[7]可以看出，相位舍位雜散主要分布在主頻周圍，不利于濾波處理。
針對相位舍位所引起的雜散，主要的抑制方法有：盡量減少相位舍位、加大ROM表的位數、對ROM表的存儲數據進行壓縮等，這些方法都在一定程度上改善了雜散。
2 提出的新結構
前面提到的加大ROM表的位數、對ROM表的存儲數據進行壓縮等方法都等效于增加尋址位數以降低舍位雜散。本文也是基于此思想，提出了一種降低相位舍位雜散的新結構。
與傳統DDS技術工作原理相比較，本文所提出的新結構采用多個片選波形ROM來分別存儲傳統框圖中ROM所需要存儲的幅度值，這樣就相當于增加ROM的容量，使舍位數B減少，因而降低了舍位雜散。
以N＝5，K＝1為例，其實現如圖2所示。
?
N位相位累加器由加法器和D觸發器級聯而成，A1～A5輸入頻率控制字K，在參考頻率時鐘脈沖fC的作用下對輸入頻率數據進行周期性的相位累加得到相位值，通過尋址片選ROM得到幅度值，經D/A轉換得到模擬正弦波形。
因為相位累加器的位數N＝5，共有32個相位值，需要32個幅度值與之對應，但實際上，通常只在ROM中存儲第一象限0～π/2之間的數據，利用正弦波以π奇對稱，以π/2和3π/2偶對稱的特點，來得到其他象限的幅度值。在圖1中，ROM需要存儲8個數據，而在圖2的結構中，采用了2個片選ROM，則這2個ROM只需要分別存儲0～π/4和π/4～π/2之間的4個數據即可，在0～π/2間等間隔8點采樣得到的數值分別存入2個ROM中，具體實現如下所述。
因為2個ROM中存儲的都是第一象限的值，所以需要對象限進行補償，相位累加器中的D觸發器輸出的最高2位A和B用于表示正弦波波形的4個象限，A＝0表示在第1、2象限，正弦波幅度值為正；A＝1表示在3、4象限。B=0表示在1、3象限，相位累加器輸出的地址不變，相當于直接送到ROM進行尋址；B＝1表示在2、4象限，相位累加器輸出的地址被反相后尋址ROM。C與B“異或”后作為ROM的片選信號，而后2位D和E與C“異或”后作為ROM的地址，從ROM中讀出的幅度值與A“異或”后，再與反相后的A碼一起形成偏移二進制數字形式，送到D/A轉換器轉換成模擬信號，再經過低通濾波器平滑后輸出正弦波信號。
可以得到一個周期內相位累加器的輸出地址與ROM讀出數值關系即相位碼和幅度碼之間的對應關系圖，如圖3所示。
本文提出的結構與傳統DDS技術的實現結構相比有如下優點：如果圖1、圖2兩種結構中所采用的ROM的容量相同，則當N很大時（如32，48），相對于傳統結構中只能用高A位尋址ROM，圖2結構中由于采用2個ROM，所以總容量就是圖1中的2倍，尋址ROM時就相當于多了1位尋址位，即舍位數B減少了1，使得相位舍位誤差信號ep(n)=nKmod2B減小；圖2結構具有可擴展性：在圖2的基礎上可以再增加2n(n=0，1，2，…)個片選ROM，就可以再減少n個舍位數，使ep(n)進一步減小，改善輸出波形。
3 仿真結果
在不考慮幅度量化誤差以及DAC轉換誤差，即只有相位舍位誤差的條件下，以圖1的結構進行計算機模擬，當N＝10、K=3、B＝4時，得到輸出波形的頻譜圖如圖4所示。
如果采用圖2的結構，根據前面所述，則相當于N=10、K=3、B=3，用計算機模擬得到輸出波形的頻譜圖如圖5所示。
比較圖4和圖5可以看出：圖5的頻譜純度明顯比圖4的高，而且雜散幅度也有所降低，這說明所提出的新結構確實可以改善輸出波形的頻譜，提高輸出波形的質量。
本文對傳統DDS的相位誤差進行了一定分析，在其基礎上對傳統結構作了改進使相位舍位誤差減小，給出了具體的實現過程。雖然每增加2個片選ROM就可以減少1位舍位數，但是電路結構會相對比較復雜，如果增加太多將不易實現。相信隨著科學技術的不斷發展，DDS技術會越來越完善，其相位舍位問題也將會得到更好地解決。
參考文獻
[1] NICHOLAS H T，SAMUELI H，KIM B.An Analysis of the?output spectrum of direct digital frequency synthesizer in the presence of phase accumulator truncation[A].Proceedings of 41st Annual Frequency Control Symposium[C]，1987：495-502.
[2] NICHOLAS H T，SAMUELI?A H，KIM B.The optimization?of direct digital frequency synthesizer performance in the?presence of finite word length effects[A].IEEE Proc.42th?AFCS[C]，1988：357-363.
[3] KROUPA V F.Discrete spurious signal and background noise in direct digital frequency synthesizers[J].IEEE International Frequency Control Symposium，1993：242-250.
[4] 趙軍軍.一種新型的DDS 抗雜散結構及其硬件實現[J].電測與儀表，2004，41(464)：10－12.
[5] 李琳，王松，張爾揚.一種有效的DDS低雜散設計方法[J].通信學報，2000，21(10)：81-85.
[6] 劉曉明，謝明欽，黃智勇.一種能有效減小DDS雜散的設計方法[J].現代雷達，2004，26(3)：61-67.
[7] 高玉良.現代頻率合成與控制技術[M].北京：航空工業出版社，2002.