隨著功率電源技術(shù)和信息技術(shù)的發(fā)展，用戶對高效率小體積產(chǎn)品的要求越來越高，對電源的性能也相應提出了更為苛刻的規(guī)范要求，電源市場迎來巨大的商機，同時也迎來了巨大的挑戰(zhàn)。本次報告包括以下幾項內(nèi)容：系統(tǒng)效率和功率密度的重要性，行業(yè)發(fā)展的趨勢以及相應的解決方案，電源設計中面臨的挑戰(zhàn)，需要更高系統(tǒng)效率和功率密度的一些典型應用，以及在選用飛兆半導體采用屏蔽技術(shù)的中等電壓Power Trench MOSFET后可實現(xiàn)更高系統(tǒng)效率和功率密度。
基于系統(tǒng)效率和功率密度發(fā)展趨勢示意圖，我們可以清晰的看出，在最近的十年間系統(tǒng)的效率和功率密度有了巨大的提升，尤其以服務器和通信電源為顯著。這一巨大的提升是如何實現(xiàn)的呢？它主要是通過嘗試新的拓撲結(jié)構(gòu)，引進新技術(shù)高性能的功率器件，同時通過良好的系統(tǒng)設計來保證，以上幾點我們會在接下來的內(nèi)容中給出進一步的討論。
系統(tǒng)效率和功率密度的重要性
為了說明系統(tǒng)效率和功率密度的重要性，我們以通信網(wǎng)絡能耗增長為例做簡要介紹。自2009年開始，通信網(wǎng)絡每年的能耗百分比都以線性上升，到2016年這一數(shù)字將翻番，這彰顯了系統(tǒng)的效率和功率密度對于工業(yè)應用是多么重要。
隨著對電源系統(tǒng)效率和功率密度不斷提高的行業(yè)發(fā)展趨勢，各個國家和地區(qū)針對自己的具體情況開發(fā)并頒布了一系列新的標準以適應本國情況，例如美國的能源之星、歐盟的生態(tài)標準以及中國的CSC標準。電源行業(yè)針對這些新的要求，通過提高系統(tǒng)效率，增加功率密度及降低能源成本的方式來達到新標準的要求。
針對于服務器應用和通信應用的高性能電源，在設計過程中有以下三個指標尤為重要：一、如何提高系統(tǒng)的功率密度，二、如何提高系統(tǒng)輕載下的效率，三、如何實現(xiàn)長系統(tǒng)壽命下的高可靠性。圖片所示是在原系統(tǒng)基礎上改用飛兆半導體中等電壓Power Trench MOSFET后在輕載25%狀態(tài)下效率有明顯的提高，大約1%左右。
系統(tǒng)效率和功率密度發(fā)展趨勢示意圖
飛兆半導體應用解決方案
針對目前高性能電源設計中的難點，飛兆半導體的解決方案可以幫助客戶降低系統(tǒng)的RDS（ON），減少系統(tǒng)的傳導損耗，減少系統(tǒng)的開關(guān)噪聲，以及減少系統(tǒng)的熱耗散，從而使得單位面積做到最小。除了通信電源以及服務器電源之外，需要更高效率和功率密度的應用還有很多，例如ATX電源以及專事轉(zhuǎn)換器、VRM模塊、D類音頻放大器以及馬達驅(qū)動等。
這里我們首先以AC-DC同步整流應用為例。在通訊電源的應用中它的主功率部分主要由功率校正電路、原邊的電源轉(zhuǎn)換電路、副邊的整流電路組成，我們可以很清楚的看到，在圖中有非常多的功率器件，系統(tǒng)的效率也就由這些功率器件的工作效率以及本身的性能優(yōu)劣決定。
在服務器中隔離型或非隔離型DC-DC電路的應用，我們可以用方框圖來描述。在下方藍色圖中是一典型的服務器電源的組成架構(gòu)，它由原邊、副邊以及非隔離型的DC-DC電路組成。如通信電源一樣，在其中有非常多的功率器件來實現(xiàn)電流、電壓的轉(zhuǎn)換電路，使系統(tǒng)的效率高低以及功率密度可以做的好壞和功率器件的選擇有著直接和密不可分的關(guān)系。在以上描述的功率轉(zhuǎn)換電路中，選擇飛兆半導體采用屏蔽柵極技術(shù)的中等電壓Power Trench MOSFET之后，可以實現(xiàn)系統(tǒng)的更高效率和更高的功率密度。
屏蔽柵極技術(shù)
這里我們對溝槽型功率MOS管的發(fā)展做一個簡單的回顧。左邊是傳統(tǒng)溝槽型MOSFET的典型結(jié)構(gòu)，與前期的平面結(jié)構(gòu)的MOS管相比，它具有更低的RDS（ON）以及更好的開關(guān)特性。經(jīng)過一段時間的發(fā)展，底部有厚氧化層的溝槽型MOS管替代了傳統(tǒng)的溝槽型MOS管，它可以減少外延層的寄生電阻，得到更低的RDS（ON）。在采用屏蔽柵極技術(shù)的Power Trench MOSFET技術(shù)之后，可以使功率MOS管具有更高的單元密度，同時在采用電荷平衡技術(shù)之寄生電阻后，可以更加有效的減少Epi電阻，從而更大程度的減小了寄生電阻的阻值，以及提高了開通與關(guān)斷的特性。
在使用了飛兆半導體Power Trench結(jié)構(gòu)功率MOS管之后效能是如何提高的呢？我們以一臺1000W的通信電源為平臺做一些產(chǎn)品的對照比較。在使用了飛兆半導體FDH055N15A之后，效能提升可以從最小0.2%到超過0.5%，也就是可以有最高5W的功率提升，可以從圖中看出，藍色線是使用了飛兆半導體的功率器件，紅色線是競爭對手的5.9mΩ的一顆150V的相同規(guī)格的MOS管的測試曲線。
與競爭對手的Power Trench 結(jié)構(gòu)功率MOS管相比，飛兆半導體屏蔽柵極技術(shù)的MOS管在同步整流的運用下有明顯的優(yōu)勢。如圖中所示，飛兆半導體的FDP036N10A與競爭對手最好的MOS管相比，在Qg值上仍然比競爭對手低10%以上。我們可以讀出它的數(shù)據(jù)，飛兆半導體的FDP036N10A的Qg值是58.7，而競爭對手最好的MOS管也要達到76.2。
系統(tǒng)輕負載效率比較
AC-DC同步整流應用
同步整流中的驅(qū)動損耗
從左邊測試曲線可以看出，在導通期間內(nèi)電流從源極到漏極流過MOSFET溝道，并在死區(qū)時間流過體二極管，由于在開關(guān)瞬變期沒有電壓穿過同步開關(guān)，所以這里不會發(fā)生“密勒效應”，在柵-源電壓上沒有過渡平臺。再看右邊的曲線圖，紅色線為沒有了“密勒效應”的驅(qū)動波形，可以看到它的時間相對傳統(tǒng)MOS管的時間有著明顯的縮短。
在針對隔離型和非隔離型DC-DC應用中如何提高效能，我們基于一款1/16磚的平臺上做了一系列的比較試驗。在采用了飛兆半導體FDMS86252與主要競爭對手產(chǎn)品比較，效率提升范圍最小為0.4%，最大為超過1%，也就是有0.32W的功率提升，從圖中可以看出，上面的曲線為采用了飛兆半導體FDMS86252的測試曲線。
眾所周知低的RDS（ON）可以提高系統(tǒng)效能以及功率密度，這里我們針對芯片級對RDS（ON）的貢獻做出分析。在比較每一串聯(lián)電阻對低電壓部分和高電壓部分的貢獻率時，可以看到，當Vg=10V、單位電流密度為200A/cm2時，外延層的電阻占的比例至關(guān)重要。在30V的VDS時，外延層的電阻只占29%，但當VDS上升到100V時，外延層的電阻將占到整個RDS（ON）的78%。所以現(xiàn)今在高壓MOSFET上所做的大部分開發(fā)工作，都正在轉(zhuǎn)向如何減少漂移區(qū)的EPI電阻。
現(xiàn)今如要滿足行業(yè)的標準，就必須要提高設計的效率以及增加功率密度。飛兆半導體的屏蔽柵極功率MOSFET中，在5X6mm尺寸內(nèi)最低RDS（ON）最大值可以做到2.5mΩ，典型值為60V的擊穿電壓。如右圖所示，屏蔽柵極功率MOS管的擊穿參數(shù)除傳統(tǒng)的參數(shù)Cds、Cgs和Cgd之外，這里增加了CG屏蔽層以及CD屏蔽層，CG屏蔽層以及CD屏蔽層的電容作用會在后邊給出解釋。
飛兆半導體領(lǐng)先的RDS（ON）性能
基于飛兆半導體屏蔽柵極技術(shù)所提供的RDS（ON）性能，從圖中可以讀出，飛兆半導體屏蔽柵極技術(shù)功率MOS管測試點都在競爭對手的下邊，也就是說在相同的測試條件下，飛兆半導體屏蔽柵極技術(shù)可以提供更低的RDS（ON）性能。
在選用飛兆半導體屏蔽柵極功率MOS管后，功率密度又是怎么增加的呢？我們基于AC-DC同步整流應用做一簡單介紹。在選用飛兆半導體屏蔽柵極功率MOS管后，可以有效減少電壓尖峰，其結(jié)果是可以使設計者選用更低額定電壓的MOSFET，同時大多數(shù)應用都無需外部緩沖器。在相同測試條件下，使用飛兆半導體屏蔽柵極功率MOS管后電壓尖峰可以比對手的小10%以上。
隔離型或非隔離型DC-DC的應用
同步整流中的電壓尖刺損耗
在同步整流中，與器件相關(guān)的主要參數(shù)是MOS管的體二極管的柔和程度，針對于飛兆半導體屏蔽柵極功率MOS管而言，這一特性會比競爭對手更好，也就是我們定義體二級管恢復時間的TB/TA為軟恢復特性，當這特性較軟時，意味著同步整流中的電壓尖刺可以被有效降低，其結(jié)果是可以省去緩沖器電路，或者用較低額定電壓MOS管替換較高額定電壓的MOS管。
屏蔽柵極技術(shù)的優(yōu)勢
可以帶來優(yōu)良的體二極管性能，而優(yōu)良的體二極管性能又可以帶來軟反向恢復特殊和低電壓尖刺，下三圖是實測結(jié)果。左面是使用了飛兆半導體屏蔽柵極技術(shù)的體二極管反向恢復特性，最高毛刺電壓僅有56.8V，中間圖是和競爭對手最好的MOS管相比，它的方向尖峰電壓仍然到63.32V。
對于隔離型或非隔離型DC-DC的應用中，在考慮到線路板空間更小，又需要增加功率密度時，我們推薦Power56的封裝形式，而非D2PAK或其他封裝模式。在使用了飛兆半導體屏蔽柵極功率MOS管后，可以減少開關(guān)節(jié)點的振鈴現(xiàn)象，同時由于屏蔽柵極功率MOS管固有的電子和電容，可以實現(xiàn)內(nèi)置的漏極到源極的緩沖電路，從而在大多數(shù)應用都無需外部緩沖電路。
與傳統(tǒng)的Power Trench 功率MOS管相比，屏蔽柵極技術(shù)有著獨特的優(yōu)勢。屏蔽柵極技術(shù)MOS管可以減少Q(mào)GD，減少Q(mào)GD帶來的結(jié)果是可以擁有非常優(yōu)良的開關(guān)特性及較低的振鈴現(xiàn)象，較低的振鈴現(xiàn)象又可以使多數(shù)情況下無需外接緩沖電路。通過比較我們可以看到，采用飛兆半導體屏蔽柵極功率MOS管后產(chǎn)生的振鈴不到競爭對手的一半。
現(xiàn)在對電源系統(tǒng)的高能耗成本做系統(tǒng)分析。以服務器機架電源成本為例，預計2011年服務器數(shù)量將達到870萬臺，每臺服務器的額定電源為4X2KW/h，即8KW/h，而每個機架有8臺服務器，就是有大約100萬個服務器機架，乘以8KW/h后得到額定功率為800萬KW/h，以每KW/h價格0.15美元計算，最后得到成本為120萬美元。對應如此高的能源成本，我們只能通過提高電源效率、提高功率密度，來節(jié)約電源的高能耗成本。
現(xiàn)在看看系統(tǒng)選用飛兆半導體的高成本效益電源之后會有什么變化。我們選用Power56技術(shù)封裝的屏蔽柵極MOS管FDMS86500L，它可以使整機效率提高約1%，即每個電源每小時節(jié)電20W，每個服務器機架每年節(jié)電800W，每個服務器機架每年可以節(jié)省105美元，考慮到全部服務器機架數(shù)量為100萬臺，這樣總體每年可以節(jié)省約11.4億美元。這里我們可以看到，提高效率可以大幅節(jié)省成本，而提高功率密度又可以提供占位更小的解決方案，從而進一步節(jié)省成本。
總結(jié)
對于功率電源領(lǐng)域的發(fā)展趨勢而言，更高的系統(tǒng)效率以及更高的功率密度已經(jīng)成為各大公司及其設計人員所要達到的首要目標。根據(jù)這一系列的高要求，飛兆半導體推出了一系列的高性能的屏蔽柵極功率MOS管，可以很好的幫助設計人員解決效率以及功率密度的問題。飛兆半導體屏蔽柵極功率MOS管針對通信電源、服務器電源以及DC-DC同步整流電路，可以提高效率和功率密度，對于飛兆半導體屏蔽柵極功率MOS管的特點而言，具有低的Qg、軟的體二極管的恢復特性以及極低的RDS（ON），以上特性均可以對系統(tǒng)的效率以及功率密度產(chǎn)生相當?shù)呢暙I。
