調幅就是用低頻調制信號去控制高頻波信號的振幅。經過振幅調制的高頻載波稱為調幅波，它保持著高頻載波的頻率特性，但包絡線的形狀和信號波形相似。產生調幅波的主要方法是利用波形合成技術。目前波形合成技術主要有兩種通用的方法，一種是使用專用的數字頻率合成DDS芯片，另一種是基于SoPC的解決方案。專用DDS芯片的功能比較多，但控制方式固定、不靈活。而在FPGA芯片上利用DDS信號可以很容易地實現各種比較復雜的調頻、調相和調幅信號，具有良好的實用性。

1 DSB的基本原理與調制模型

當調制信號為單頻信號時，若設調制信號為uΩ(t)=UΩmcosΩt，載波信號為uc(t)=Ucmcosωct，通常要求ωc>>Ω，則雙邊帶調幅信號的數學表示式為：

式中：A為乘積電路的電路常數；AUΩmUcmcosΩt為雙邊帶調幅信號的振幅，它與調制信號成正比。

雙邊帶調幅信號由圖1所示框圖來實現，其核心部分在于實現調制信號與載波相乘。

2 系統具體設計

2.1 硬件電路

2.1.1 DDS信號源

雙邊帶調幅波的調制模型中的載波和調制波是通過DDS信號源實現的。其DDS結構原理圖如圖2所示，DDS是由頻率合成器、相位累加器、波形ROM、D/A轉換器和低通濾波器LPF構成。

2.1.2 硬件原理圖

系統頂層設計圖如圖3所示。圖中加法器通過QuartesⅡ軟件直接用VHDL語言編寫，波形ROM查找表則利用Matlab軟件生成。

低頻DDS中主要用的是32位加法器、8×8的ROM查找表；其中第一個32位加法器完成對頻率控制字的累加，第二個32位加法器則用于相位控制。高頻DDS中主要用的是8位加法器、8×8的ROM查找表；其中8位加法器完成對頻率控制字的累加。

2.2 軟件設計

系統頂層設計的核心是由可裁剪的Nios軟核與可存儲正弦波形信號的DDS模塊(如圖3)組成。Nios軟核接收到不同按鍵信息，根據按鍵信息設置不同的DDS輸出波形參數(載波相位、頻率與調制波相位、頻率)，經由PIO口將被選擇的信號傳輸給DAC芯片。其程序流程圖如圖4所示，選擇程序部分如下：

3 測量結果及分析

不斷地調整輸入頻率控制字PWORD，PWORD1，可以得到下面一組仿真結果(見圖5)。這組圖形中，時鐘頻率fc=16384Hz。圖5(a)是高頻DDS的輸出波形，頻率為6250Hz；圖5(b)是低頻DDS的輸出波形，頻率為3.9Hz；圖5(c)是在高頻fWORD1=6250Hz，低頻fWORD=3.9Hz，相位M=13時的雙邊帶調幅波形；圖5(d)是在高頻fWORD1=6250Hz，低頻fWORD=3.9Hz，相位M=101時的雙邊帶調幅波形；圖5(e)是在高頻fWORD1=6250Hz，低頻fWORD=12.5Hz，相位M=101時的雙邊帶調幅波形。

從圖5中可以很輕易地看出幾點：

(1)調幅后的波形的包絡(見圖5(c))是低頻正弦波(見圖5(b))周期的50%；

(2)低頻調制波的相位對調幅后的波形的包絡長度沒有影響(見圖5(c)和圖5(d))；

(3)低頻調制波的相位對調幅后的波形的幅度有影響，當它變大時，調幅波形的幅度也變大(見圖5(c)和圖5(d))，但并不是線性變化；

(4)低頻DDS的輸入頻率會改變調幅波形的包絡長度，當低頻DDS的輸入頻率變大即周期變小時，調幅波形的包絡長度也變小(見圖5(d)和圖5(e))；

(5)低頻DDS的輸入頻率不會改變調幅波的幅度，當低頻DDS的輸入頻率變大即周期變小時，調幅波形的幅度沒有發生明顯的變化(見圖5(d)和圖5(e))。

綜上所述，這些均符合雙邊帶調制波形的特征，完成了設計要求。

4 結語

本文介紹了一種基于SoPC的雙邊帶調幅波系統設計方案，闡述了整個設計流程，并對設計結果進行了仿真分析。利用SoPC設計雙邊帶調幅波系統，方法簡單、靈活、參數便于修改，具有良好的實用性。