摘 要: LED顯示屏作為高科技產品廣泛應用于諸多領域，但在應用中也逐漸暴露出不足，如每臺LED文字顯示屏需要一臺計算機控制等。提出了一種不攜帶計算機的低成本LED文字顯示屏的控制系統，并給出完整可行的系統硬件設計方案。
關鍵詞： LED顯示屏; 控制電路; 硬件設計
1 系統簡述
LED圖文顯示屏系統主要包括主控電路和LED屏體驅動電路兩部分。主控電路負責接收、更新、存儲以及處理待顯示的信息，刷新顯示RAM內容，向LED屏體驅動電路傳送數據；LED屏體驅動電路負責點陣的逐行動態掃描，以及掃描控制信號、列數據信號的功率驅動。
1.1 LED顯示屏系統組成
在硬件控制電路中，采用了DSP+CPLD/FPGA的設計結構，使主控系統具有較高的集成度，去掉了計算機部分。本設計的LED控制系統以TMS320LF2407為核心控制芯片，以可編程邏輯器件EP1K30為輔助控制芯片來實現系統功能，系統框圖如圖1所示。
1.2 LED顯示屏驅動電路設計
在LED顯示屏中利用視覺惰性改善驅動電路的設計，形成動態掃描驅動方式。由于顯示數據通常以字節的形式順序存放在控制系統的存儲器中，因此，在行掃描列控制顯示時，把顯示數據從存儲器中取出傳送到每一行對應的列驅動器上。由于本系統中LED顯示屏列數較多，因此從控制電路到列驅動器的數據傳輸采用串行傳輸方式[1]。
對于串行傳輸來說，數據要經過并行到串行和串行到并行兩次變換，因此列數據的準備時間可能相當長；在行掃描周期確定的情況下，留給行顯示的時間就少一些，影響到LED的亮度，為此采用重疊處理的方法：即在顯示本行各列數據的同時，準備下一行的列數據，這就需要列數據的顯示具有鎖存功能，本系統采用74HC595來實現。
1.3 基于DSP系統的LED顯示屏控制電路硬件設計
本系統采用DSP+RAM+FPGA結構來設計脫機LED顯示控制系統,系統總體方案如圖2所示， 選用TMS320
LF2407A[2]芯片作為LED顯示屏控制系統的微處理器。
其中的通信模塊和信息存儲器主要完成顯示信息的存儲和更新；漢字庫用于存儲各種字體的國標漢字，采用查表的方式調用需要顯示的漢字點陣數據，數據/程序存儲器用于數據緩存以及系統調試時的程序存儲；可編程邏輯器件產生顯示控制邏輯、訪問顯示緩沖區的讀寫控制邏輯以及各個模塊之間進行切換的控制邏輯，將顯示數據從顯示存儲器內讀出并寫入相應的顯示驅動器進行動態顯示。
1.3.1 串行通信模塊設計
TMS320LF2407A自帶的SCI模塊[3]，支持CPU與其他使用標準格式的異步外設之間的數字通信。在主控系統，設計了RS232異步串行通信方式和基于GSM模塊的短消息無線傳輸方式。
1.3.2 外部存儲器的擴展和信息存儲模塊的設計
在DSP中有32 KB的Flash程序存儲器，544 B雙口RAM和2 KB的單口RAM。為避免從信息顯示存儲器提取數據送屏幕顯示時存在大量的高速數據搬移，出現上一次數據還沒有處理完，下一次搬移就發生，從而造成數據丟失，因此在高速數據搬移時需要采取緩沖技術。本設計選用CYPRESS公司的型號為CY7C1021的靜態RAM作為緩存器。而系統的存儲模塊采用AM29F016D，由于AT89C55外擴的數據存儲器可尋址地址范圍是0x0000-0xFFFF，而LED顯示系統需要的存儲空間遠大于64 KB，因此采用分頁尋址。
2 基于FPGA的系統時序電路設計
基于系統整體考慮，該控制系統時序的原理框圖如圖3所示，根據讀寫轉換開關中的地址選擇器、讀寫信號產生器、讀寫選擇器來決定寫數據、寫地址以及讀數據與讀地址的連接，同時產生相應的掃描控制信號。
2.1 顯示存儲器模塊的邏輯設計
系統采用兩組SRAM，兩組SRAM交替讀寫，在選擇顯示存儲器的大小時,考慮到控制系統最大的驅動LED顯示屏為256行x1 024列[3]，紅綠雙色，則一幀數據量最大為64 KB，為方便系統的升級,選用128 KB的靜態存儲器。為保證顯示的數據與LED屏驅動電路傳輸的數據同步，在系統中采用快速頁碼切換方式，通過控制兩組SRAM組的讀寫來完成顯示信息向LED顯示屏驅動電路顯示信號的轉換。具體對哪個顯示存儲器操作可以通過讀寫選擇器、地址選擇器一起控制,其流向控制器如圖4所示。
在讀寫控制器作用下，再配以正確的地址才能準確地從顯示存儲器讀寫數據。這由地址選擇器完成，地址選擇器的設計如圖5所示，2×16 MUX模塊為16 bit選擇器，輸入端為16 bit的讀寫地址Q[15..0]，A[15..0]，SEL為選擇控制信號，由DSP的通用I/O口PB4控制，結合讀寫控制模塊的分析：設快速切換的兩組SRAM位為X、Y。當PB4為高電平時，寫存儲器X，讀存儲器Y，通過讀寫控制器，把存儲器Y讀出數據發送給讀地址發生器，把要寫入的數據發送給存儲器X，地址選擇器匹配以正確的讀寫地址。為了確保一幀數據傳送完以后，才傳輸另一幀數據，通過DSP的PB7把控制信號讀出，只有當PB7和PB4一致時，才開始另一幀數據的傳送。
2.2 LED顯示屏分區
根據屏體的驅動電路以及分區方式，本系統將整屏256行×1 024列像素點陣分為16個分區[4]，為了降低控制系統到屏體的信號傳輸頻率，采用16個分區同時傳輸的方法。兩片74HC595連成16 bit的串/并轉換電路，但因為要求各分區的數據分別存儲于不同的存儲器，從而大大增加了所需靜態存儲器的數量。為了解決傳輸信號頻率與存儲器數量之間的矛盾，采用下面的方法來完成LED大屏幕顯示數據的讀出：把16個分區的紅、綠數據存于同一個存儲器，按照這種各分區分行掃描的方式，完成整個LED大屏幕的掃描顯示。其控制電路如圖6所示。
2.3 顯示存儲器掃描時序控制電路
顯示存儲器掃描時序控制電路部分功能主要包括以下幾方面：(1)協調兩套幀存儲器的讀寫控制：即一組用于接收前一級傳過來的一幀完整的數據，另一組用于為后一級讀提供數據。這樣兩組顯示存儲器輪流交替被讀寫，以保證系統連續工作。(2)數據I/O口、地址總線接口和讀寫使能信號等，都要受場同步以及像素時鐘的協調控制。(3)產生讀存儲器的地址和寫存儲器地址、控制數據口數據的雙向流動以及產生讀寫控制信號。
3 仿真結果設計
其主要掃描控制信號仿真局部示意圖如圖7所示。
本系統的硬件控制電路采用了目前較為流行的DSP+CPLD/FPGA設計結構，使主控系統具有較高的集成度，脫離了計算機，從而提高了系統的可靠性、保密性和易維護性，更有利于系統的升級換代。
參考文獻
[1] 張華,樊慶文,石華剛，等.一種經濟型大屏幕LED顯示系統[J].自動化信息,2002,1:25-26.
[2] 劉和平,王維俊,江渝，等. TMS320LF240x DSP C語言開發應用[M]. 北京航空航天大學出版社,2003.
[3] 諸昌鈴.LED顯示屏系統原理及工程技術[M].成都:成都電子科技大學出版社,2000.
[4] KURDTHONGMEE W. Design and implementation of an FPGA-based multiple-color LED display, Elesevier.B.V, 2004.