摘 要： 基于FPGA的動態局部重構技術，提出了FPGA片上系統獲取遠程可下載硬核模塊并動態加載的實現方式，進一步提出了HCRP協議的基本框架。
關鍵詞： 硬件處理資源協議；可下載硬件；動態局部重構；內部配置存取端口；嵌入式
?
隨著互聯網的快速發展，軟件下載日益常態化。基于超文本傳輸協議，用戶可以根據特定的需要在互聯網上搜索應用軟件，下載并安裝到個人計算機上。Jamil Khatib提出了可下載硬件(downloadable hardware)的概念，即硬核模塊像軟件安裝包一樣由遠程服務器提供下載，基于FPGA的系統代替個人計算機作為處理終端接入互聯網，用戶在FPGA系統上檢索、下載和安裝所需要的硬核模塊，實現特定的功能，如CDMA、軟件無線電、媒體播放、數據采集與處理等。Jamil Khatib進一步提出，在互聯網服務中增加新的應用協議，即硬件處理資源協議HCRP(Hardware Computing Resource Protocol)[1]，以支持可下載硬件。
Xilinx Virtex系列FPGA及其動態局部重構DPR(Dynamic Partial Reconfiguration)[2]技術可以為以上應用提供支持。動態局部重構允許可重構系統的一部分在系統運行過程中重新配置，其他部分的工作狀態不受影響，實現硬件在系統編程。文獻[2]提出了動態局部重構系統的兩種實現方案：基于模塊的重構和基于差異的重構，但其方案十分繁瑣，且需依賴外部工具實現。文獻[3]提出了一種在嵌入式處理器控制下實現自重構的方法，而文獻[4]是其具體實現。文獻[5]在文獻[3]的基礎上提出采用嵌入式操作系統作為自重構平臺，用Shell腳本控制重構。但文獻[5]沒有對重構系統做模塊化劃分，不能適應硬核動態加載的需要。
基于以上研究，本文提出了一種互聯網可下載硬件的實現方式。在動態局部重構技術的支持下，設計了一個基于FPGA的片上系統，該系統能夠通過互聯網遠程獲取可下載硬件，由系統自身控制配置過程，將硬核模塊動態加載到系統中，實現硬件模塊的“熱插拔”和“即插即用”。這種方式脫離了對配置工具的依賴，使復雜的動態局部重構能夠通過一條命令完成。以此系統為HCRP終端原型定義了HCRP的基本框架，包括其通信和傳輸機制，及客戶端基于HCRP檢索、下載和安裝硬核的機制，以簡化和規范用戶操作。
1 系統實現
本系統將Xilinx的XUP V2P開發板作為硬件平臺，其核心是一塊Virtex-II Pro系列的XC2VP30 FPGA芯片[6]，系統硬件模塊如圖1所示。本系統的嵌入式處理器采用MicroBlaze軟核，原因在于：MicroBlaze軟核在芯片內的位置和IO管腳可以靈活分配，便于下一階段系統的布局布線和IO管腳分配；MicroBlaze支持的芯片型號更多，便于系統向其他平臺的移植；采用MicroBlaze可以盡量降低系統的成本和功耗。
為了簡化軟件層開發的復雜度，本系統在MicroBlaze上移植了μClinux嵌入式操作系統。μClinux是專門為沒有MMU的嵌入式處理器開發的操作系統，采用了占用空間更小的romfs文件系統和精簡的?滋Clibc應用程序庫。μClinux在本系統中主要有以下作用：提供TCP/IP協議棧和網絡工具(如Wget等)以支持以太網通信和遠程數據傳輸；對動態加載和卸載用戶IP硬核的驅動程序提供支持；管理應用程序的多進程調度；通過串口終端提供基本的用戶界面。針對μClinux的實時性問題，本系統對所有外設的訪問均采用中斷方式，并采用一個32位定時器產生定時中斷。
本系統采用IBM CoreConnect架構[8]的片上外設總線OPB(On-chip Peripheral Bus)連接嵌入式處理器和外設模塊。ICAP模塊是實現動態局部重構的控制邏輯，而用戶接口是用戶自定義模塊在OPB總線上的掛載點。系統的初始化配置(包括初始硬件比特流、μClinux內核映像和boot loader)組合為一個ACE文件存放在Compact Flash中。系統上電后，System ACE控制器[9]自動讀取ACE文件，配置硬件并啟動μClinux，然后作為非易失性存儲器被掛載到μClinux文件系統下。系統軟硬件架構如圖2所示。
?
2 動態加載機制
為實現硬核模塊的動態加載，在頂層設計中采用了模塊化設計流程，整個系統分為可重構模塊和靜態模塊兩部分。可重構模塊為功能模塊，在重構過程中被動態加載的硬核模塊替換；靜態模塊包括除功能模塊之外的其他部分，如處理器、存儲器等，用于網絡通信和控制重構過程，在重構過程中保持不變。FPGA資源劃分借助PlanAhead工具[10]完成，可重構區域為SLICE_X70Y112至SLICE_X81Y143的矩形區域，放置可重構模塊；其余部分為靜態區域，放置靜態模塊。編譯后得到static_full比特流，描述了FPGA的全局配置，用于系統的初始化；每個可重構模塊分別生成一個重構比特流，描述了可重構區域的配置，可以被動態加載。
為保證靜態模塊和可重構模塊之間的通信，所有穿越可重構區域邊界的信號必須通過總線宏結構連接，如圖3所示。總線宏（Bus Macro）是通過硬件布線得到的靜態宏單元，編譯后放置在特定的位置，重構前后不發生變化，用于保證布線資源的不變性。由于各個模塊之間相對獨立，工具在為模塊內部布線時不會考慮與之相鄰的模塊。圖3解釋了可重構模塊和總線的通信模式。在重構期間，來自可重構區域的數據是不正常的，為避免系統進入異常狀態，處理器需要在重構之前“關閉”總線宏，重構結束后再“打開”總線宏。PRR接口是一個標準的OPB總線接口和一個標準的DCR（設備控制寄存器）總線接口的結合，處理器通過DCR總線發送0/1命令字，PRR接口收到命令字后對總線宏的使能信號置位或復位，以實現打開或關閉操作。C程序語句如下：
?
XIo_Out32(XPAR_PRR_IF_0_DCR_BASEADDR，0x00000000)；
//Disable Bus Macro
XIo_Out32(XPAR_PRR_IF_0_DCR_BASEADDR，0x00000001)；
//Enable Bus Macro
用戶模塊的動態加載是在應用程序控制下通過內部配置存取端口（ICAP）實現的。ICAP是FPGA內嵌的固有電路，支持嵌入式處理器在系統運行時讀寫FPGA配置存儲器。本系統將ICAP作為一個字符設備集成到μClinux內核中，設備驅動程序按照標準的Linux設備驅動程序架構，內核接口在adapter.c中定義，實現了以下系統調用：
· open()：在內核中為此設備創建一個節點；
· close()：釋放此設備在內核中的節點；
· read()：從ICAP讀取若干個字節到用戶內存緩沖區；
· write()：把用戶緩沖區內的若干個字節寫回到ICAP；
· ioctl()：處理控制命令字；
以write函數為例，其接口函數的部分C程序如下：
while(write_count)
{
? int word_count=0；
? size_t left；
? left=min(write_count，(size_t)XHI_MAX_BUFFER_BYTES)；
? while(left)? //逐字寫入ICAP模塊的緩沖區
? {
?? unsigned long tmp；
?? copy_from_user(&tmp，user_buf，4)；
?? XHwIcap_StorageBufferWrite(&(inst->HwIcap)，
???????????????????????? word_count++，tmp)；
?? user_buf+=4；
?? left-=4；
? }
? status=XHwIcap_DeviceWrite(&(inst->HwIcap)，0，
??????????????????? word_count)；//整體寫入配置存儲器
? write_count-=word_count*4；
}
重構過程由應用程序reconf控制。首先解析比特流首部以獲取首部字節數、配置數據字節數等信息，然后提取配置數據依次送至ICAP設備。配置數據的前44個字節是ICAP設備的控制命令字，使ICAP工作在寫時序下，并記錄可重構區域在配置寄存器中的起始幀地址及長度；此后是配置數據幀序列，每兩幀配置數據之間有一個間隔（Pad）幀；最后8個字節則是可重構區域重新工作的命令字，標志著重構過程完成[11]。應用程序的部分C代碼如下：/*Read the bitstream header*/
bit_header=XHwIcap_ReadHeader(fbuffer)；//解析比特流首部
……
/*Read the header (effectively skipping it)*/
numCharsRead=fread(fbuffer，sizeof(char)，bit_header.Header-Length，stream)；
/*Loop through all bitstream data and write to ICAP*/
for(i=0；i
numCharsRead=fread(fbuffer，sizeof(char)，FILE_BUF_SIZE，
stream)；
? numCharsWrite=write(fd，fbuffer，numCharsRead)；
}
本文用超級終端作為μClinux的標準輸入輸出環境，采用一個乘法器模塊（mult.bit）和一個加法器模塊（adder.bit）驗證系統功能，根據提示輸入兩個操作數（如9和6）。系統初始狀態為加法器，第一次重構加載乘法器，第二次重構加載加法器，每次加載完成后系統自動調用硬核模塊，并回顯計算結果至超級終端。經驗證，本系統能夠實現硬核的動態加載，步驟如下：
(1)系統上電，自動加載μClinux；
(2)使用ping命令確認客戶端和服務器的網絡連接正常；
(3)使用wget命令下載硬核模塊至本地文件系統；
(4)使用reconf程序動態加載重構比特流。
3 HCRP協議規范
互聯網的基本協議是TCP/IP協議。HTTP是建立在TCP/IP協議之上的一個面向對象的應用層協議，支持在統一的網頁結構界面下，采用不同的協議訪問不同的服務，如廣泛采用的FTP、SMTP等應用層協議。為了利用HTTP網頁結構提供較好的用戶操作性，本文定義HCRP為一個基于TCP/IP協議的用戶層協議，并使其與HTTP兼容。
HCRP采用客戶/服務器模式，通過請求/響應范式建立連接，每次連接只處理一個請求，協議對前一連接的處理沒有記憶能力。服務器將全部硬核模塊按照其適用的FPGA芯片型號建立索引，客戶端和服務器建立連接后，根據自己的芯片型號（如XC2VP30）向服務器發出查詢命令。服務器則將適用于此芯片的全部硬核模塊列表通過同一連接返回至客戶端。客戶端在本地文件系統瀏覽列表并選擇所需硬核模塊，重新與服務器建立連接，采用二進制傳輸模式下載至本地文件系統。
為避免重構比特流在傳輸過程中丟失或被篡改，可以采用加密傳輸方式，并在客戶端增加校驗，相應的解密和MD5工具可以很方便地被集成到嵌入式系統中。本系統只是簡單地解析重構比特流首部，獲取首部和配置數據的字節長度，進行文件完整性校驗。為避免局部重構破壞系統靜態區域的功能，本系統在修改配置存儲器之前預先解析重構比特流首部后的44個字節，獲取將要被修改的幀地址，驗證是否與可重構區域范圍匹配，以確保重構過程的安全。
隨著半導體工藝和結構的改進，FPGA的價格和功耗問題將在很大程度上得到解決。與ASIC相比，FPGA的開發周期很短，更加適應快速變化的市場需求。可以預見，在手持、移動和便攜式消費電子領域，基于FPGA單芯片的解決方案將逐漸普及。HCRP協議能夠充分利用FPGA的靈活性，為此類設備提供強有力的支持。此外，硬件設備廠商可以利用HCRP為客戶提供遠程功能定制、故障修復和設備升級服務。
本文提出了一種互聯網可下載硬件的實現方式，設計了一個基于FPGA的片上系統，該系統能夠通過互聯網遠程獲取硬核模塊并動態加載。系統定義了HCRP協議的基本框架，解決了實現HCRP協議的關鍵技術問題。但作為一個互聯網服務，HCRP協議仍需進一步細化，例如其通信端口的設定、請求消息和相應消息的格式等。而FPGA的型號和封裝繁多，HCRP服務器需要一個高效的分類和索引算法，這些問題還有待進一步探討。
參考文獻
[1] SALEM M A，KHATIB J I.An introduction to open-source?hardware development.EEdesign，2004(7).
[2] Xilinx Inc.Partial Reconfiguration.http：//toolbox.xilinx.com/??? docsan/xilinx8/books/data/docs/dev/dev0036_8.html.
[3] BLODGET B，MCMILLAN S，LYSAGHT P.A lightweight?approach for embedded reconfiguration of fpgas.Design Automation and Test in Europe(DATE03)，IEEE，2003：399-400.
[4] 許駿，晏渭川，彭澄濂.基于模塊的動態可重構系統設計.計算機工程與設計，2008(6).
[5] WILLIAMS J，BERGMANN N.Embedded Linux as a platform for dynamically self-reconfiguring systems-on-chip.The international conference on engineering of reconfigurable systems and algorithms，Las Vegas，Nevada，USA，2004，6.
[6] Xilinx Inc.Virtex-II Pro Complete Data Sheet.http：//www.xilinx.com/support/documentation/data_sheets/ds083.pdf.
[7] IBM Inc.CoreConnect Bus Architecture.http：//www-01.ibm.com/chips/techlib/techlib.nsf/techdocs/852569B20050FF778-5256991004DB5D9/＄file/crcon_pb.pdf.
[8] Xilinx Inc.Microblaze Processor Reference Guide.http：//www.xilinx.com/support/documentation/sw_manuals/edk92i_mb_ref_guide.pdf.
[9] Xilinx Inc.System ACE Compact Flash Solution.http：//www.xilinx.com/support/documentation/data_sheets/ds080.pdf.
[10] Xilinx Inc.PlanAhead User Guide.http：//china.xilinx.com/support/documentation/sw_manuals/PlanAhead_UserGuide.pdf.
[11] Xilinx Inc.Xilinx Application Note XAPP662：In-Circuit?Partial Reconfiguration of RocketIO Attributes.http：//www.xilinx.com/support/documentation/application_notes/xapp662.pdf.