??? 摘? 要： 直接數字式頻率合成技術(DDS)是一種先進的全數字頻率合成技術,它具有多種數字式調制能力(如相位調制、頻率調制、幅度調制以及I/Q正交調制等),在通信、導航、雷達、電子戰等領域獲得了廣泛的應用。介紹DDS在衛星通信調制技術中的應用。?
??? 關鍵詞： 直接數字式頻率合成? 調制器? 正交調制
?
??? 從理論上講,所有的已調信號都可以分解為同相和正交兩路,因此,用正交調制法可以實現幾乎所有的調制方式。目前,正交調制技術已廣泛應用于雷達、導航、儀器儀表、電子戰等領域。同樣在衛星通信調制技術中,I/Q正交調制也發揮著非常重要的作用。衛星正交調制器原理框圖如圖1所示,它主要由數字信號處理(DSP)電路、數模轉換器(D/A)、低通濾波器(LPF)、頻率綜合器、90°移相器、混頻器、功率合成器、中頻放大、濾波電路等組成。?
?
?
??? 圖1中的頻率綜合器一般采用瑣相環(PLL)技術,而PLL屬于模擬技術,即圖1中的I、Q兩路正交調制信號是由模擬的PLL、90°移相器產生。由于模擬器件的一致性和穩定性都不夠理想,因此很難保證兩路正交通路之間幅度的一致性及相位的正交性,這就大大影響了系統的性能。而DDS提供的正交載波能夠保持精確的相位和幅度一致性,所以將它應用在衛星調制技術中無疑是一種很好的選擇。?
1 一種DDS衛星調制電路?
??? DDS技術出現于二十世紀70年代,它是一種全數字頻率合成技術。它將先進的數字信號處理理論與方法引入信號合成領域,實現了合成信號的頻率轉換速度與頻率準確度之間的統一。它以連續的相位變換方式、極快的頻率轉換速度、極高的頻率分辨率、極低的相位噪聲、易于用微機等多種方法控制、體積小、集成度高等多種優點在理論、技術及應用上得到了飛速的發展。由于DDS特殊的原理和結構,使其具有以數字方式實現多種模擬調制和數字調制的能力(如相位調制、頻率調制、幅度調制以及I/Q正交調制等)。尤其是采用DDS技術可以得到一對相位嚴格正交、幅度嚴格相等的載波,這就為采用正交法產生調制信號提供了非常有利的條件。因此DDS在衛星正交調制技術中具有非常重要的意義。?
??? 一種70MHz DDS衛星調制電路如圖2所示,它主要由DDS、混頻器、功率合成器、70MHz帶通濾波器(通帶為52～88MHz)及放大與電平控制電路等組成。?
?
?
??? 由DDS產生的I、Q兩路正交信號分別與DSP電路產生的兩路基帶信號進行混頻,然后由合成器完成功率求和,通過70MHz帶通濾波器將信道中的雜、諧波濾除,最后經中頻放大與電平控制電路輸出52～88MHz已調信號。其中DDS的主要技術指標包括:輸出頻率范圍52～88MHz;頻率分辨率2.5kHz;雜波抑制小于-55dB;諧波抑制小于-35dB;相位噪聲小于-110dB/Hz/1kHz;工作溫度范圍-10～50°C。?
2 DDS電路的設計?
??? AD9854是美國Analog Device公司于1999年推出的CMOS型DDS單片集成電路,時鐘頻率高達300MHz(按照輸出信號最高頻率為時鐘頻率的40%計算,AD9854最高工作頻率為120MHz);其頻率控制字為48位,頻率分辨率可達微赫茲;AD9854具有正交兩路信號輸出功能,可同時產生I、Q兩路正交信號,這也是選擇它作為本電路設計主芯片的重要原因。另外,AD9854內部還含有12位D/A正交雙輸出通道,省去了對D/A電路的選型與設計,降低了成本,縮小了電路體積。?
2.1 AD9854的特點及功能?
??? AD9854超高的工作頻率,方便靈活的外部接口方式,多種信號輸出形式使其具有較高的性能價格比。AD9854主要由時鐘乘法器、頻率累加器、相位累加器、正弦轉換表、逆sinc濾波器、數字幅度調制乘法器、編程寄存器、頻率和相位控制字乘法器與調頻控制邏輯、D/A轉換、I/O口緩沖器、比較器等組成,其主要特點包括:?
??? ·高達300MHz的內部時鐘頻率(內含倍頻次數為4～20以內整數的可編程時鐘倍頻器,使得外部可只提供一低頻參考時鐘);?
??? ·內含12位D/A正交雙通道輸出;?
??? ·雙48位可編程頻率寄存器(一路頻率控制字,一路步進頻率控制字,頻率分辨率可達微赫茲);?
??? ·雙14位可編程相位寄存器;?
??? ·雙12位可編程幅度控制寄存器和鍵控可編程幅度漸變開關功能。?
??? 此外,AD9854的超高速內置比較器可產生高穩定度的方波輸出。它還具有多種省電模式、單端或雙端差分時鐘輸入、自動雙向頻率掃描(鋸齒波)輸出等特點。AD9854能夠產生多種形式的輸出信號,其工作模式有:單頻模式(Single Tone)、頻移鍵控模式(FSK)、頻率漸變FSK模式(Ramped FSK)、二位相移鍵控模式(BPSK)、線性調頻模式(FM Chirp)。?
2.2 DDS電路實現方案?
??? 以AD9854為核心芯片產生I、Q正交信號電路原理框圖如圖3所示。它主要由高速數字處理器TMS320C31、AD9854、時鐘產生電路、帶通濾波器、放大器、倍頻器、開關電路、匹配隔離電路等組成。?
?
?
??? 根據對AD9854的雜散指標分析,它達不到輸出頻帶內的寬帶雜散指標要求,所以選擇AD9854雜散抑制比較好的頻段(實際輸出頻率的一半),然后再進行倍頻。由于寬帶輸出信號的諧波抑制也很難做得好,所以先對AD9854輸出的I、Q兩路信號進行分路,然后再分別倍頻以提高諧波抑制度，同時進一步降低雜散。以Q通道為例,其中一路輸出信號頻率為26～35MHz,經放大、2倍頻、濾波后輸出52～70MHz信號;另一路輸出35～44MHz信號,經放大、2倍頻、濾波后輸出70～88MHz信號,最終產生所要求的52～88MHz的Q路信號。I通道的原理與Q通道相同。通道間的信號切換開關采用MINI公司的YSWA,其切換時間為3ns,隔離度80dB。DDS控制電路采用TI公司的TMS320C31,它是目前DSP芯片中性能價格比較高的一種。?
??? 由于DDS輸出信號的最高頻率一般為參考時鐘頻率的40%，而且DDS輸出信號頻率越接近上限性能指標越差,因此為了提高電路性能,應選擇較高的DDS時鐘頻率。本調制電路時鐘采用VECTRON公司的60MHz、+5V高性能電源晶振,然后由差分線接收器將晶振輸出信號轉換成符合AD9854要求的差分信號(為了降低共模干擾,AD9854采用雙端差分時鐘輸入)。60MHz外部時鐘經AD9854內部可編程時鐘倍頻器5倍頻后,DDS最終時鐘頻率為300MHz。放大、2倍頻電路選用噪聲系數(NF<1.1dB，FT=7GHz)優良的低相噪硅雙極晶體管2SC3358完成。最終由AD9854產生的52～88MHz I、Q兩路正交信號經帶通濾波器平滑、濾波后分路輸出。?
??? 本DDS電路采用四層電路板設計,其中PCB板上的走線要盡量安排在元件面和底面,中間兩層少走線,而且走線要盡可能短。這除了便于檢查和調試外,還可減小干擾。為了使電路具有較好的電磁兼容性,數字電源與模擬電源分開供電,數字地與模擬地分開設計。為了減少電路間通過電源產生的串擾,做好直流電源的濾波工作,其中參考時鐘頻率源晶振電路的電源采用單獨供電方式,以防止數字電路中的干擾信號。為了減小電路的體積和重量,元器件大多選用小型的、表面貼裝產品。?
參考文獻?
1 Endres T J，Hall R B，Lopez A M.Design and Analysis?Methods of a DDS-Based Synthesizer for Military Spaceborne Application.IEEE International Frequency Control?Symposium， 1994:624～632?
2 Eric D，Adler，Edward A，Viveiros，Tuan Ton.Direct Digital?Synthesis Applications for Radar Development.IEEE International Radar Conference，1995:224～226?
3 AD9854 Data Book，Analog Device Inc.1999?
4 張玉興.DDS高穩高純頻譜頻率源技術.系統工程與電子技術，1997;(12)?
5 陳世偉.鎖相環路原理及應用.北京:兵器工業出版社，1990