摘  要： 介紹了采用單片機控制DDS+PLL組合式頻率合成器的方法，結合實際項目給出了采用雙模分頻器MB1505和直接頻率合成器AD9835寄存器參數的算法，以及如何利用單片機對頻率進行微調和線性校準，并對設計的頻率合成器進行了測試實驗。
關鍵詞： 單片機；短波電臺； 頻率合成

    組合式頻率合成技術是國內外近幾年來比較流行的現代電子系統中的一種關鍵技術，已廣泛應用于通信、雷達、電子對抗等許多領域，并得到了快速的發展。組合式頻率合成是依靠直接數字頻率合成(DDS)的精準輸出頻率作為參考頻率，通過鎖相環頻率合成(PLL)對參考頻率進行一系列計算變換，產生高穩定度和精確度的大量離散頻率的技術，其將DDS和PLL兩種技術結合起來，取長補短，實現了具有高分辨率和雜散較小的高速寬帶頻率合成。
    頻率合成器是電臺的核心部件，其性能直接影響到電臺整體的性能指標。本文根據某型號短波電臺項目研制的需要，設計了基于“DDS+PLL”技術的頻率合成器。電臺設計上采用傳統超外差體制來抑制鏡頻，在455 kHz中頻對信號進行采樣，其中選用頻率為44.545 MHz的一本振，二本振則是通過組合式頻率合成器提供。將經過一本振混頻的信號二次混頻到455 kHz，因此頻率合成器的輸出頻率大小應為信號載頻加上45 MHz。短波的頻率工作范圍是300 kHz～30 MHz，所以要求頻率合成器的頻率合成范圍在45.3 MHz～75 MHz。另外還要求頻率合成器的步進頻率間隔為10 Hz。本文根據電臺功能需求，設計了由組合式頻率合成器AD9835和鎖相環MB1505組成的頻率合成器，并對其控制方法和頻率的校準進行研究，為短波電臺提供了精準的本振源。
1 組合式頻率合成技術簡介
    組合式頻率合成器采用DDS直接激勵PLL的方案。DDS作為參考頻率源來驅動PLL，系統結構簡單易于實現，穩定性高。其中，DDS主要由標準高精度參考時鐘、相位累加器(PA)、正弦查詢表(ROM)、數模轉換器(DAC)和低通平滑濾波器(LPF)構成，其結構框圖如圖1所示。

    在標準參考源的控制下，頻率控制字K決定了相應的相位增量，相位累加器以步長K進行線性累加，當相位累加器加滿時會產生一次溢出，從而完成一個周期性的動作，即DDS合成信號的一個頻率周期。N位相位累加器的最小值為0，最大值為2N-1，故累加器以K為步進產生的一次溢出經歷的平均次數為2N/K，其輸出信號頻率為：

    一般PLL頻率合成電路由相位比較器(PD)、環路濾波器(LF)、壓控振蕩器(VCO)和可編程分頻器(1/M)構成，如圖2所示。

    DDS的輸出信號作為PLL的參考頻率，通過改變DDS的輸出頻率和PLL的分頻比來改變PLL的輸出頻率。當環路鎖定時，PLL頻率合成器的輸出頻率為：

    DDS直接激勵PLL的頻率合成器，其優點是電路簡單可靠、易于調試和實現，缺點是DDS的雜散和相位噪聲在帶內被惡化20log(M) dB(其中M是鎖相環分頻器的分頻數)。頻率合成器的頻率分辨率由于PLL的倍頻作用下降到DDS頻率分辨率的1/M。
2 頻率合成器的設計與實現
    DDS部分的時鐘輸入選用45.545 MHz的恒溫晶體振蕩器，其核心采用美國ADI公司的大規模集成芯片AD9835。AD9835集成了數控振蕩器、余弦查找表、頻率和相位調制器以及一個10 bit的D/A轉換器；時鐘頻率最大支持50 MHz，頻率穩定度為1×10-7。根據式(2)可知，DDS的分辨率約為0.01 Hz。由于受到各部分傳輸時延的限制以及出于速度和功率上的考慮，可變分頻器的上限頻率僅在幾十MHz數量級。要產生最高75 MHz的信號，一般的可編程分頻器難以滿足設計需要。所以，PLL部分選用FUJITSU公司的MB1505芯片。MB1505集成了一個雙模數分頻器，其優點是工作頻率高達600 MHz，其原理框圖如圖3所示。

    預分頻器的分頻比為N或N+1，這取決于控制輸入的邏輯狀態。預分頻器的輸出送到兩個普通的可編程計數器，計數器1控制雙模預分頻器，分頻比為A。計數器2的分頻比為N，產生系統輸出。當分頻器工作時，P/(P+1)預分頻器的分頻比一直為P+1，直到可編程計數器1的計數達到A時，分頻比變為P。此后一直保持這樣的工作狀態，直到可編程計數器2的計數達到N，這時兩個計數器都被重置，產生輸出脈沖，然后重新開始這樣的循環過程。整個系統的分頻比為：[A(P+1)+P(N-A)]/R=(PN+A)/R。
MB1505的輸出函數為：

式中，fvco為壓控振蕩器輸出頻率；fDDS為外部輸入參考頻率，即DDS的輸出頻率；N為11 bit二進制可編程計數器(16~2 047)；A為7位二進制可編程計數器(0≤A≤63，A<N)；R為14位可編程二進制計數器(8~16 383)；P為預設雙模預分頻器模式(32或64)。
    電臺中，選用ATMEL公司的高性能、低功耗的8 bit處理器AVR1280完成控制工作[6]。單片機通過外部輸入獲得需要設置的頻率，計算后將頻率控制字和相位控制字串行寫入DDS內部寄存器中，DDS即可以產生一個頻率和相位都可編程控制的模擬正弦波輸出；然后把DDS的輸出信號作為PLL參考信號頻率，通過單片機設定分頻器的分頻比(PN+A)/R，最終得到頻率為DDS輸出頻率(PN+A)/R倍的時鐘信號。
    在設計上，AD9835的輸出連接一個帶通濾波器(BPF)，保證AD9835的輸出頻率fDDS在2.7 MHz左右小幅變化，通過該低通濾波器濾除高頻的干擾分量。再將帶通濾波器輸出連接到MB1505，通過改變MB1505的分頻比，獲得精準的頻率輸出，頻率合成器硬件結構如圖4所示。

 
    單片機中頻率合成的控制程序根據此計算方法計算出AD9835和MB1505中各寄存器參數的值，再通過I/O進行設置。在程序的實際開發中，由于AVR單片機是8 bit的處理器，特別需要注意變量的數值表達范圍及精度。程序的編寫采用針對AVR單片機設計的C語言編譯器，其支持ANSI標準的C語言程序設計，同時針對AVR單片機的一些特點進行了擴展；支持32 bit浮點數float，用4 B來表示一個實數，表示范圍為：+/-1.175e-38~3.40e+38。無符號長整型變量unsigned long也采用4 B，表示范圍為：0~4 294 967 295。fvco的輸出頻率為45.3 MHz～75 MHz，以Hz為單位進行表達計算，可以用float及long類型的變量來表示。特別需要注意的是：避免由兩個浮點數或無符號長整型變量進行乘除運算結果的溢出而導致錯誤的問題。
3 頻率校準
    由于工作環境等原因，往往需要對電臺的工作頻率進行校準，該功能可由單片機對DDS和PLL控制之前完成，即對輸出頻率fvco進行預先調整后再進行計算，以確保合成頻率的準確。校準分為微調和線性校準兩個部分。典型的頻率設置工作流程如圖5所示。

4 實驗分析
    為了驗證組合式頻率合成器的正確性和精確性，采用頻率計對電臺的輸出頻率進行了測試。采用的晶體振蕩器的精度為1.5 ppm。頻率校準前后測試數據如表1所示。

    根據實驗數據，驗證了設計的組合式頻率合成器可滿足電臺對頻率精度的需要。實驗證明，經過載頻在微調之前先經過線性頻率補償，可以提高輸出頻率的精度，從而減少用戶對頻率微調電位器的操作。
    本文介紹的采用通過單片機控制DDS和PLL進行頻率合成的方法，滿足了為短波電臺提供精確的本振源的需要。該方法調試簡單、性能穩定，綜合了DDS和PLL各自的優點，具有優良的技術性能，有一定的工程應用價值。
參考文獻
[1] Analog Devices. AD9835 Datasheet. 1998.
[2] FUJISTU. MB1505 Datasheet. Sept， 1995.
[3] 李俊俊，劉珩，吳丹.基于DDS+PLL頻率合成器的設計實現[J].電子測量技術，2009(4).
[4] 任鵬，周資偉，朱江.一種基于DDS和PLL技術本振源的設計與實現[J].現代電子技術，2009(9).
[5] 殷雷，金海軍，李映雪，等.基于DDS的高精度函數信號發生器研制[J].現代電子技術，2009(1).
[6] ATMEL. ATmega1280/V user’s manual[R]. 2549K-01/07.  2007.