電路功能與優(yōu)勢
　　本文所述電路采用雙通道、數字可編程、超低失真、高輸出線性度、可變增益放大器(VGA) AD8376和高速ADC，可提供高性能、高頻采樣。AD8376針對驅動高頻IF采樣ADC進行了優(yōu)化。與ADI公司的AD9445或AD9246等高速ADC配合使用時，在100 MSPS以上、最大增益條件下，它可提供出色的SFDR（無雜散動態(tài)范圍）性能。
　
電路描述
　　該電路采用AD8376 VGA，能夠為AD9445等高速ADC提供可變增益、隔離和源阻抗匹配。利用該電路，當AD8376的增益為20 dB（最大增益）時，在100 MHz時的SFDR性能可達到86 dBc，如圖2所示。
　
　　AD8376 VGA應通過寬帶1:1傳輸線巴倫（或阻抗變壓器）以差分方式驅動（來獲得最佳性能），緊跟巴倫的是接兩個37.4 Ω電阻，與AD8376的150 Ω輸入阻抗并聯(lián)。這樣就可實現(xiàn)與圖1所示50 Ω源阻抗的寬帶匹配。AD8376的開路集
　
　　電極輸出通過兩個1 μH電感偏置，并交流耦合至兩個82 Ω負載電阻。這些82 Ω負載電阻與串聯(lián)端接的ADC阻抗并聯(lián)，產生150 Ω的差分負載阻抗，這是AD8376達到規(guī)定增益精度的推薦值。負載電阻通過AD9445交流耦合，以消除共模直流負載。借助33 Ω串聯(lián)電阻，可以改善AD8376與模數采樣保持輸入電路中存在的任何開關電流之間的隔離性能。
　
　　AD8376的輸出IP3（三階交調截點）和本底噪聲在24 dB可用增益范圍內基本保持穩(wěn)定，這對于希望接收器增益改變時，瞬時動態(tài)范圍保持不變的可變增益接收器而言是一個重要的優(yōu)點。輸出噪聲密度的典型值約為20 nV/√Hz，與14位至16位靈敏度極限相當。AD8376的雙音IP3性能典型值約為+50 dBm。因此，驅動14位、105 MSPS/125 MSPS模數轉換器AD9445時，在輸入頻率最高達140 MHz條件下，SFDR性能優(yōu)于86 dBc。使用AD8376時，有多種配置方式可供設計人員選擇。開路集電極輸出能夠驅動多種不同負載。圖1顯示了一個簡化的寬帶接口，其中AD8376驅動AD9445。

圖1.采用AD8376和AD9445的寬帶ADC接口示例

　　AD9445為14位、125 MSPS模數轉換器，具有緩沖寬帶輸入，由此產生2 kΩ||3 pF差分負載阻抗，要求具有2 V峰峰值差分輸入擺幅才能達到滿量程。在圖1中，加入串聯(lián)電感L（串聯(lián)）可擴展系統(tǒng)的帶寬，并具有響應平坦度。當L（串聯(lián)）為100 nH電感時，便可獲得圖3所示的寬帶系統(tǒng)響應。在預失真接收器設計和儀器儀表等寬帶應用中，寬帶頻率響應也是一個優(yōu)勢。但是，若針對較寬的模擬輸入頻率范圍進行設計，由于高頻噪聲會混疊至目標奈奎斯特頻率區(qū)域，因此級聯(lián)SNR（信噪比）性能會有所下降。

圖2.圖1所示電路在100 MHz輸入信號、105 MSPS采樣速率時測得的單音性能

圖3.圖1所示寬帶電路的頻率響應測量結果

常見變化
　　圖4提供了另一種窄帶方法。通過在AD8376與目標ADC之間設計一個窄帶通抗混疊濾波器，目標奈奎斯特頻率區(qū)域外的AD8376輸出噪聲得以衰減，有助于保持ADC的可用SNR性能。
　
　　一般而言，若用一個恰當階數的抗混疊濾波器時，SNR性能會提高數個dB。本例采用一個低損耗1:3（阻抗比）輸入變壓器，使AD8376的150 Ω平衡輸入與50 Ω不平衡源阻抗相匹配，從而將輸入的插入損耗降至最低。
　
　　圖4所示窄帶電路針對驅動ADI公司一些頗受歡迎的無緩沖輸入ADC進行了優(yōu)化，如AD9246、AD9640和AD6655等。表1列出了針對常用的IF采樣中心頻率，相關抗混疊濾波器元件的推薦值。電感L5與片內ADC輸入電容及C4所提供電容的一部分并聯(lián)，構成一個諧振電路。該諧振電路有助于確保ADC輸入在目標中心頻率條件下像個真實的電阻。

圖4.無緩沖開關電容ADC輸入的窄帶IF采樣解決方案 

　　此外，在直流時電感L5會使ADC輸入短路，從而將零引入傳遞函數。1 nF交流耦合電容和1 μH偏置扼流圈會將更多零引入傳遞函數。最終的整體頻率響應呈現(xiàn)出帶通特性，有助于抑制目標奈奎斯特頻率區(qū)域外的噪聲。表1提供了一些初步建議值供原型設計使用。可能還需要考慮一些經驗優(yōu)化方法，幫助補償實際的PCB寄生效應。關于級間濾波器設計的詳細信息，請參考“了解更多信息”部分的應用筆記。
　
　　在圖1所示電路中，兩個37.4 Ω電阻均要求精度為1%（1/10瓦）。其它電阻的精度可以為10%（1/10瓦）。電容應為10%陶瓷芯片。在圖2所示電路中，兩個165 Ω電阻均要求精度為1%（1/10瓦）。其它電阻、電容和電感的精度可以為10%。
　
　　為了使本文所討論的電路達到理想的性能，必須采用出色的布線、接地和去耦技術。至少應采用四層PCB：一層為接地層，一層為電源層，另兩層為信號層。
　
　　所有IC電源引腳都必須采用0.01 μF至0.1 μF低電感多層陶瓷電容(MLCC)，對接地層去耦（為簡明起見，圖中未顯示）。還應遵守“了解更多信息”部分中IC數據手冊的相關建議。
　
　　有關布線方式和關鍵元件位置建議，應查詢產品評估板。可以在器件的產品主頁上找到評估板（請查看“了解更多信息”部分）。
　
　　為了防止損壞AD8376的內部ESD保護二極管，數字輸入“A”和“B”以及ENBA、ENBB不應高于AD8376正電源電壓0.6 V以上，或高于地電壓0.6 V以下。如果驅動AD8376的邏輯電源從AD8376的供電電源獲得，則不會發(fā)生上述情況。AD8376采用雙極性工藝制造，不易閂鎖。
　
　　即使AD8376和AD9445（或其它ADC）采用不同電源供電，因為ADC的輸入信號為交流耦合信號，所以時序控制也不是問題。
　
　　關于AVDD和DVDD電源的正確時序（如果使用獨立的電源），應參考相應的ADC數據手冊。

表1：針對不同IF采樣頻率的接口濾波器建議值

進一步閱讀
　　Kester, Walt. High Speed System Applications. Chapter 2 (Optimizing Data Converter Interfaces). Analog Devices. 2006.
　　Kester, Walt. The Data Conversion Handbook. Chapters 6, 7. Analog Devices. 2005.
　　Kester, Walt, James Bryant, and Mike Byrne. MT-031 Tutorial, Grounding Data Converters and Solving the Mystery of AGND and DGND. Analog Devices.
　　MT-036 Tutorial, Op Amp Output Phase Reversal and Input Overvoltage Protection. Analog Devices.
　　MT-073 Tutorial, High Speed Variable Gain Amplifiers. Analog Devices.
　　MT-101 Tutorial, Decoupling Techniques. Analog Devices.
　　Newman, Eric and Rob Reeder. AN-827 Application Note, A Resonant Approach to Interfacing Amplifiers to Switched-Capacitor ADCs. Analog Devices.
　　Reeder, Rob. AN-742 Application Note, Frequency Domain Response of Switched Capacitor ADCs. Analog Devices.
　　
數據手冊和評估板
　　AD8376 data sheet.
　　AD8376 evaluation board.
　　AD9246 data sheet.
　　AD9246 evaluation board.
　　AD9445 data sheet.
　　AD9445 evaluation board.
　　
修訂歷史
　　4/09—Rev. 0 to Rev. A
　　Updated Format ................................................................ Universal
　　10/08—Revision 0: Initial Version