David Andres 是 Marvell Semiconductor 公司的一位設計工程師，提出了一種可加快串行/解串器（SerDes）接收器 BER 測試的方法；Chung Wu 是 Maxim Integrated Products 公司的產品定義師，運用眼圖模板來定義 SerDes 接收器的性能；Christopher J. Loberg 是 Tektronix 公司市場開發高級經理，利用波形發生器來創建測試信號。
Andres 花了數年時間來評估 SerDes 接收器。在那段時間，他開發了一種技巧，使他在測試數十個器件時，可以將接收器測試時間從數小時縮短至數分鐘。在為 Marvell 的其他工程師構建其他評估系統時，他還發現了一些簡化測試設置和降低成本的方法。
一些客戶要求 Andres 針對低達 10–18 的 BER（每 1018 個比特的誤碼少于 1 個）進行測試，但大多數客戶均要求驗證每 1012 個比特的 BER。在這些誤碼比率下，速度為 2.5Gbps 的完整 BER 測試可能需要 6 分 40 秒。為了獲得 99% 的“不會出現一個比特誤碼”置信度，Andres 需要對每個器件運行至少 100 次 BER 測試，總測試時間超過 11 個小時。
由于 Andres 一般要為新設計、變更的設計、需要抽查的設計測試多達 50 個器件，因此需要縮短測試時間。通過設置一項提高誤碼出現概率的測試，Andres 可把每個器件的測試時間縮短至數秒。加快的測試為他帶來了足夠的“被測器件（DUT）將達到可接受的 BER 性能”的置信度。
添加時序變化
為了加快測試，Andres 為數據流添加了數量受控的時序變化（抖動），使抖動與眼圖模板規范重疊。在一項應用中，他利用 7 比特偽隨機比特序列（PRBS7），在眼圖模板內為每 127 個比特產生了 4 個邊沿。添加的抖動產生了足夠的時序變化來預測接收器的性能。他還利用了 PRBS23、PRBS31 和其他比特模式。
Andres 結合兩種技巧為串行數據流添加受控的抖動：過采樣和混頻。過采樣需使用速度四倍于相關比特率的模式發生器。他使用 10Gbps 模式發生器來構建 2.5Gbps PCI Express（PCIe）Generation 1 數據流。
為了從 10Gbps 信號得到穩定的 2.5Gbps 數據流，Andres 用 4 個連續1（或十六進制的單個 F）得到了 2.5Gbps 的單個的1比特，2.5Gbps 的單個 0 比特則是由 10Gbps 的 4 個連續的 0 比特得到的。然后，他移動邊沿時序來創建抖動。
Andres 說：“借助 10Gbps 模式，就能把任何上升沿或下降沿的時序改變 0.25 個單位間隔（UI）。利用兩個邊沿，就能為信號添加 0.5 UI 的抖動。還可以在模式中改變最差情形抖動的位置。測試人員可以檢查許多不同位置，然后向設計師提供反饋，說明模式中的弱點出現在何處。DUT 在一個方向能處理的抖動比另一個方向高得多。”
圖 1 展現的是Andres 做法。上方的軌跡表明 2.5Gbps 的 4 個比特（1010），沒有添加抖動（邊沿未移動）。在 10Gbps 時，模式是由十六進制 F0F0 表示的。下方的軌跡是 2.5Gbps 的一系列 4 比特（1,0,0,1），但 0 比特和隨后的 1 比特之間的上升沿提前 0.25 UI 出現了。
Andres 的實現方法是在 10Gbps 利用十六進制 1（二進制 0001）來代替二進制 0000 后接十六進制 F（二進制 1111）。通過反復改變比特模式，Andres 能在 2.5Gbps 流中創建抖動。
表 1 列出了 Andres 用于開發 PRBS7 模式的代碼。Pattern Data Line0002 中帶有下劃線的 4 個數字表示被縮短或延長 0.25 UI 的比特。例如，“8”表示前一個比特的延遲下降沿，而“E”表示后一個比特的提前下降沿。
過采樣過程沒有為 Andres 提供足夠的抖動以達到測試 PCIe 接收器所需的 0.65 UI 抖動。圖 2 表明當比特邊沿侵入眼圖模板（鉆石）時，就會出現誤碼。Andres 利用混頻來添加正弦抖動（Sj），以便覆蓋其余部分。事實上，他能產生足夠的時序變化來完全閉合眼圖。
圖 2 中標明閉合眼圖寬度的光標對應于比特邊沿之間的 39 皮秒時間，并表示眼圖閉合。波形上方的直方圖表明邊沿時序的分布。抖動覆蓋大約 53 皮秒的范圍，抖動的其余 14 皮秒來自數據相關抖動（DDj）和隨機抖動（Rj）。Andres 說：“我不喜歡隨機抖動，因為它很難量化和調試。隨機抖動隨著測量時間的延長而增加。”