| 基于CPLD的光電編碼器快速運算電路設計 | |
| 所屬分類：技術論文 | |
| 上傳者：aet | |
| 文檔大小：391 K | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：主要運用Quartus 5.1軟件開發平臺，利用VHDL語言編程和仿真，基于Altera公司MAXⅡ系列CPLD芯片EPM1270T144C5實現了硬件六十進制壓縮BCD碼加減運算功能。將設計的CPLD電路應用到光電編碼器電路中，實現光電編碼器的快速運算，提升了位置檢測系統的動態性能指標。詳細介紹了電路的原理、設計思路和軟件設計，分析了目前設計中的不足之處，提出了部分改進建議。 | |
| 現在下載 | |
| VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計算機系統工程研究所版權所有 京ICP備10017138號-2