協(xié)作多點(diǎn)傳輸中板間串行高速通信的FPGA設(shè)計(jì) | |
所屬分類:技術(shù)論文 | |
上傳者:aet | |
文檔大?。?span>407 K | |
所需積分:0分積分不夠怎么辦? | |
文檔介紹:針對IMT-Advanced協(xié)作多點(diǎn)傳輸試驗(yàn)床中對串行高速通信接口SRIO的應(yīng)用需求,分析了背板間SRIO通信的FPGA設(shè)計(jì)關(guān)鍵點(diǎn)。仿真與實(shí)測結(jié)果表明,設(shè)計(jì)的SRIO接口可實(shí)現(xiàn)全雙工可靠通信,數(shù)據(jù)速率達(dá)到6.67 Gb/s。 | |
現(xiàn)在下載 | |
VIP會員,AET專家下載不扣分;重復(fù)下載不扣分,本人上傳資源不扣分。 |
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號-2