| 基于FPGA和DVI視頻接收器設計 | |
| 所屬分類：技術論文 | |
| 上傳者：aet | |
| 文檔大小：397 K | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：給出了一個符合DVI1.0規范的基于FPGA的視頻接收器的實現方法,該方法利用FPGA內置的PLL和IODELAY模塊實現時鐘恢復和相位調整,可節約數字時鐘管理模塊(DCM)； 利用FPGA內置的ISERDES和DDR實現串/并轉換，并用邏輯來實現字對齊，利用FIFO來實現通道對齊;最后經過解碼，輸出視頻信號。與采用專用視頻接口接收芯片相比，其充分利用FPGA自身的資源，提高了系統集成度，減少了資源消耗。 | |
| 現在下載 | |
| VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計算機系統工程研究所版權所有 京ICP備10017138號-2