| FPGA中低噪聲CCD時序驅動電路設計 | |
| 所屬分類：技術論文 | |
| 上傳者：aet | |
| 文檔大小：383 K | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：在分析Toshiba公司TCD1209D型CCD工作原理的基礎上，分析了驅動時序的關系，詳細介紹了驅動電路的設計和實現方法。用Verilog語言設計了TCD1209D的驅動時序控制電路;選用CycloneIV系列FPGA器件，使用QuartusII軟件對設計電路進行了功能仿真，實現了TCD1209D的高速時序驅動;在CycloneIV芯片平臺上測試了TCD1209D的實際輸出信號。實驗結果顯示，CCD信號噪聲較小，驗證了所設計驅動電路的可行性，確定了相關雙采樣的時刻和位置,為小型CCD測量系統的設計提供了有益參考。 | |
| 現在下載 | |
| VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計算機系統工程研究所版權所有 京ICP備10017138號-2