| 基于FPGA的擴頻同步捕捉跟蹤設計 | |
| 所屬分類：技術論文 | |
| 上傳者：aet | |
| 文檔大小：397 K | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：在擴頻通信中，接收端的參考偽隨機序列碼是否與接收的擴頻碼同步是能否正確解擴的關鍵。對偽隨機序列同步原理、同步捕獲正誤、同步判決門限值及解擴時的競爭冒險進行了分析及方案設計；通過邊沿捕捉、偽隨機碼自相關函數處理、虛警看門狗閉環模塊協同作用，實現擴頻碼的精確同步與解擴。系統設計采用QuartusII、DSP Builder與Simulink聯合開發平臺，可使用HDL語言設計創建IP，即時查看設計仿真結果，快速進行工程設計。 | |
| 現在下載 | |
| VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計算機系統工程研究所版權所有 京ICP備10017138號-2