| 一種基于CPLD的編碼器抗干擾電路設計 | |
| 所屬分類：技術論文 | |
| 上傳者：aet | |
| 文檔大小：484 K | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：在交流伺服系統中，準確可靠地獲取編碼器信號是整個閉環控制的關鍵；而編碼器信號常受外界干擾，會產生誤碼脈沖，給伺服控制帶來了偏差。在分析了增量式光電編碼器的原理及誤碼產生原因、總結編碼器信號處理方法后，設計了一種基于CPLD的具有編碼器差分信號輸入、誤碼濾除和鑒相功能的電路，提高了編碼器信號檢查的可靠性，并得到了很好的實際應用。具體分析了濾除誤碼原理，并給出了設計原理圖和Quartus II下的仿真結果。 | |
| 現在下載 | |
| VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計算機系統工程研究所版權所有 京ICP備10017138號-2