| 高電源抑制比低溫漂帶隙基準源設計 | |
| 所屬分類：技術論文 | |
| 上傳者：aet | |
| 文檔大小：496 K | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：設計并實現了一種新的高PSRR、低TC帶隙基準源。重點研究了帶隙基準源電源抑制能力，尤其是高頻PSRR，達到寬頻帶范圍PSRR高性能指標。采用0.35 μm BiCMOS工藝進行仿真，結果表明，PSRR在1 Hz頻率下達-108.5 dB，在15 MHz頻率下達-58.9 dB；采用二次溫漂補償電路使得帶隙基準源常溫下輸出參考電壓1.183 V，在-40 ℃~95 ℃溫度范圍內，溫漂系數低達1.5 ppm/℃。 | |
| 現在下載 | |
| VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計算機系統工程研究所版權所有 京ICP備10017138號-2