| 面向序列密碼的抽取與插入單元可重構設計研究 | |
| 所屬分類：技術論文 | |
| 上傳者：aet | |
| 文檔大小：491 K | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：研究了抽取與插入單元的基本原理，提出了一種可重構的抽取與插入硬件電路，并對核心模塊控制信息生成電路進行了深入研究。可重構硬件電路通過配置能夠靈活高效地實現32 bit、64 bit、128 bit、256 bit等位寬抽取與插入操作。該設計在Altera公司的FPGA上進行了功能驗證，并在Synopsys公司的Design Compiler上進行了邏輯綜合、優化。結果表明，在CMOS 0.13 ?滋m工藝下，可重構移位單元硬件架構核心頻率可以達到350 MHz。 | |
| 現在下載 | |
| VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計算機系統工程研究所版權所有 京ICP備10017138號-2