| 按鍵掃描模塊Verilog_設(shè)計(jì)源代碼 | |
| 所屬分類：源代碼 | |
| 上傳者：crazybingo | |
| 文檔大小：46 K | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：verilog的按鍵掃描模塊，可以例化，任意配置人一個(gè)按鍵，Bingo最后的積累 | |
| 現(xiàn)在下載 | |
| VIP會員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號-2