| 基于VHDL的AES加密算法的實現(xiàn) | |
| 所屬分類：參考設計 | |
| 上傳者：wenhuawu | |
| 文檔大小：49 K | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：隨著計算機和通信網(wǎng)絡的廣泛應用，信息的安全性已受到人們的普遍重視。信息安全不僅僅局限于政治、軍事以及外交等領域，而且他與人們的日常生活也息息相關。接下來我們一起來研究AES算法的原理與通過VHDL語言如何在FPGA內(nèi)部實現(xiàn)AES算法。附件中是本來通過查看相關資料而總結(jié)出來的AES原理以及算法實現(xiàn)，希望大家能共同研究本算法，一起來研究如何改進該算法，共同開發(fā)高效的VHDL程序來在FPGA中實現(xiàn)AES算法 | |
| 現(xiàn)在下載 | |
| VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計算機系統(tǒng)工程研究所版權所有 京ICP備10017138號-2