| 高速數字串行加法器及其應用 | |
| 所屬分類：技術論文 | |
| 上傳者：aet | |
| 文檔大小：276 K | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：與傳統(tǒng)加法器相比,數字串行加法器具有工作頻率高、占用資源少、設計靈活等優(yōu)點。介紹了數字串行加法器的原理,說明了該加法器在FPGA上的實現(xiàn)要點及其在匹配濾波器設計中的應用。 | |
| 現(xiàn)在下載 | |
| VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計算機系統(tǒng)工程研究所版權所有 京ICP備10017138號-2