| 基于DSP和FPGA的開(kāi)環(huán)多碼型誤碼測(cè)試儀的設(shè)計(jì) | |
| 所屬分類：技術(shù)論文 | |
| 上傳者：aet | |
| 文檔大小：335 K | |
| 標(biāo)簽： DSP | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：實(shí)現(xiàn)了一種基于DSP和FPGA 的開(kāi)環(huán)多碼型誤碼測(cè)試儀，并能達(dá)到要求的 10^-3≤ρ≤10^-10檢測(cè)靈敏度。偽隨機(jī)碼生成器用于生成由ITU推薦的用于誤碼測(cè)試的偽隨機(jī)序列。誤碼測(cè)試儀可以進(jìn)行開(kāi)環(huán)測(cè)試，擁有五種測(cè)試碼型可以選擇，而且實(shí)現(xiàn)了盲檢測(cè)， 測(cè)試的方法靈活，可測(cè)試的設(shè)備廣泛，擴(kuò)展性較好。 | |
| 現(xiàn)在下載 | |
| VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。 | |
DSP 相關(guān)資源
- 基于SiP技術(shù)多核處理器微系統(tǒng)設(shè)計(jì)
- 一種基于異構(gòu)處理器的可動(dòng)態(tài)布署設(shè)計(jì)與實(shí)現(xiàn)
- 基于DSP的電子束選區(qū)熔化束流調(diào)控系統(tǒng)的研
- 一種基于SiP技術(shù)的高性能信號(hào)處理電路設(shè)計(jì)
- 基于TMS320F28335的二次Bootloader在線升
- 基于EMIF總線接口的橋芯片設(shè)計(jì)
- 速變參數(shù)預(yù)處理裝置
- 基于以太網(wǎng)的信號(hào)處理平臺(tái)動(dòng)態(tài)重構(gòu)設(shè)計(jì)
aet 的最新分享
- GBT15834-2011 標(biāo)點(diǎn)符號(hào)用法
- GB 15835—2011 出版物上數(shù)字用法
- 學(xué)術(shù)出版規(guī)范 表格（CYT170—2019）
- 學(xué)術(shù)出版規(guī)范插圖（CYT171—2019）
- 學(xué)術(shù)出版規(guī)范 期刊學(xué)術(shù)不端行為界定（CYT174-2019）
- GB7714-2015 信息與文獻(xiàn) 參考文獻(xiàn)著錄規(guī)則
- 破解數(shù)據(jù)要素流動(dòng)與隱私保護(hù)相沖突的局-方濱興
- 工業(yè)互聯(lián)網(wǎng)網(wǎng)絡(luò)安全實(shí)驗(yàn)室建設(shè)思路與實(shí)踐
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號(hào)-2