| 基于FPGA的動態目標跟蹤系統設計 | |
| 所屬分類：技術論文 | |
| 上傳者：aet | |
| 文檔大小：288 K | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：為了解決基于PC機的視頻動態目標跟蹤實時性瓶頸問題,設計出一種基于FPGA的動態目標跟蹤系統。設計遵循圖像處理金字塔模型,針對低層和中層算法簡單、數據量大且存在一定并行性等特點采用FPGA硬件實現,而高層較復雜算法使用Nios Ⅱ軟核進行C語言編程。整個設計采用Verilog-HDL對算法完成建模與實現,并在QUARTUS Ⅱ上進行了綜合、布線等工作,最后以Altera公司的DE2開發板為硬件平臺實現了整個系統。 | |
| 現在下載 | |
| VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計算機系統工程研究所版權所有 京ICP備10017138號-2