Verilog HDL阻塞屬性探究及其應(yīng)用 | |
所屬分類:技術(shù)論文 | |
上傳者:aet | |
文檔大小:808 K | |
所需積分:0分積分不夠怎么辦? | |
文檔介紹:阻塞賦值與非阻塞賦值語句作為verilog HDL語言的最大難點(diǎn)之一,一直困擾著FPGA設(shè)計(jì)者,而其中的錯(cuò)誤又隱晦莫測(cè),理解不透徹會(huì)直接導(dǎo)致運(yùn)用不當(dāng),使設(shè)計(jì)工程達(dá)不到預(yù)期效果,而排錯(cuò)又相當(dāng)麻煩。阻塞賦值與非阻塞賦值語句既血脈相連,又有本質(zhì)的區(qū)別。透過原理和實(shí)際應(yīng)用,從不同側(cè)面對(duì)阻塞賦值與非阻塞賦值進(jìn)行剖析,并闡述了阻塞賦值與非阻塞賦值的各自特點(diǎn)及其應(yīng)用。 | |
現(xiàn)在下載 | |
VIP會(huì)員,AET專家下載不扣分;重復(fù)下載不扣分,本人上傳資源不扣分。 |
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號(hào)-2