| 基于FPGA的并行可變長解碼器的實現(xiàn) | |
| 所屬分類：技術(shù)論文 | |
| 上傳者：aet | |
| 文檔大小：226 K | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：介紹了一種采用并行方式構(gòu)建的多符號可變長碼解碼器。該解碼器通過增加結(jié)構(gòu)的復雜性和對硬件資源的占用，換取可變長碼解碼的高吞吐量。這種結(jié)構(gòu)突破了可變長碼碼字之間的前向依賴性，可并行偵測出Buffer中的所有可能的碼字。采用FPGA實現(xiàn)了這種結(jié)構(gòu)。 | |
| 現(xiàn)在下載 | |
| VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計算機系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號-2