| 一種高速并行FFT處理器的VLSI結(jié)構(gòu)設計 | |
| 所屬分類：技術(shù)論文 | |
| 上傳者：aet | |
| 文檔大小：381 K | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹： 在OFDM系統(tǒng)的實現(xiàn)中，高速FFT處理器是關(guān)鍵。在分析了基4按時域抽取快速傅立葉變換(FFT)算法特點的基礎上，研究了一種高性能FFT處理器的硬件結(jié)構(gòu)。此結(jié)構(gòu)能同時從四個并行存儲器中讀取蝶形運算所需的4個操作數(shù)，極大地提高了處理速度。此結(jié)構(gòu)控制單元簡單，便于模塊化設計。經(jīng)硬件驗證，達到設計要求。在系統(tǒng)時鐘為100MHz時，1024點18位復數(shù)FFT的計算時間為13μs。 | |
| 現(xiàn)在下載 | |
| VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計算機系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號-2