| CMOS 電路中ESD 保護(hù)結(jié)構(gòu)的設(shè)計(jì) | |
| 所屬分類(lèi)：技術(shù)論文 | |
| 上傳者：serena | |
| 文檔大小：394 K | |
| 標(biāo)簽： 電源管理 | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：本文研究了在CMOS 工藝中I/O 電路的 ESD 保護(hù)結(jié)構(gòu)設(shè)計(jì)以及相關(guān)版圖的要求，其中重點(diǎn)討論了PAD 到VSS 電流通路的建立。 | |
| 現(xiàn)在下載 | |
| VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號(hào)-2