| 一種新型的基于FPGA的SMS4密碼算法電路設計 | |
| 所屬分類：參考設計 | |
| 上傳者：aet | |
| 文檔大小：2228 K | |
| 標簽： FPGA | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：提出了一種新型的基于FPGA硬件實現的SMS4分組密碼算法電路的設計。相較于常用的流水線設計方法和迭代設計方法，此設計將流水線和迭代運算相結合，結合了前者較高處理速度和后者較小實現面積的優點，達到了較好的性能，對WLAN商用密碼算法的FPGA硬件實現有參考意義。通過Quartus II 8.0軟件時序仿真驗證了此設計的正確性，并使用以Cyclone II FPGA芯片為核心的DE2開發板驗證了此設計的可實現性。 | |
| 現在下載 | |
| VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計算機系統工程研究所版權所有 京ICP備10017138號-2