| 改進的并行CORDIC算法研究及其FPGA實現(xiàn) | |
| 所屬分類：技術(shù)論文 | |
| 上傳者：aet | |
| 文檔大小：193 K | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：在介紹基本CORDIC算法原理的基礎(chǔ)上，介紹了其改進的并行算法原理。對并行CORDIC算法進行了詳細(xì)敘述，并且使用Verilog HDL描述了該算法。通過模塊復(fù)用，并且采用兩相門控時鐘等方法，節(jié)省了FPGA資源，保持了信號的同步性。最后在Quartus II下進行了綜合、仿真，取得了良好的仿真結(jié)果。 | |
| 現(xiàn)在下載 | |
| VIP會員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。 | |
相關(guān)資源
aet 的最新分享
- GBT15834-2011 標(biāo)點符號用法
- GB 15835—2011 出版物上數(shù)字用法
- 學(xué)術(shù)出版規(guī)范 表格（CYT170—2019）
- 學(xué)術(shù)出版規(guī)范插圖（CYT171—2019）
- 學(xué)術(shù)出版規(guī)范 期刊學(xué)術(shù)不端行為界定（CYT174-2019）
- GB7714-2015 信息與文獻 參考文獻著錄規(guī)則
- 破解數(shù)據(jù)要素流動與隱私保護相沖突的局-方濱興
- 工業(yè)互聯(lián)網(wǎng)網(wǎng)絡(luò)安全實驗室建設(shè)思路與實踐
Copyright ? 2005-2024 華北計算機系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號-2