| 基于Avalon總線的8051MCU IP核的設計 | |
| 所屬分類：解決方案 | |
| 上傳者：aet | |
| 文檔大?。?span>2375 K | |
| 標簽： FPGA Altera DE2 | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：設計了一款基于Avalon總線的8051MCU IP核。它支持MCS-51指令集，優化內部的結構，通過采用流水線技術、指令映射技術、指令預取技術、微代碼技術等極大的提高了IP核的工作速度，使IP核在100MHz時鐘下，能夠單周期執行一條指令。本設計使用Modelsim軟件完成了功能仿真和時序仿真，并在以Altera 公司的Cyclone II FPGA芯片為核心的DE2開發板上完成了硬件驗證。 | |
| 現在下載 | |
| VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計算機系統工程研究所版權所有 京ICP備10017138號-2