| 基于 FPGA 的DDR SDRAM控制器在高速數據采集系統中的應用 | |
| 所屬分類：參考設計 | |
| 上傳者：chenyy | |
| 文檔大小：488 K | |
| 標簽： FPGA | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：實現數據的高速大容量存儲是數據采集系統中的一項關鍵技術。本設計采用Altera 公司Cyclone系列的FPGA 完成了對DDR SDRAM 的控制，以狀態機來描述對DDR SDRAM 的各種時序操作，設計了 DDR SDRAM 的數據與命令接口。用控制核來簡化對DDR SDRAM 的操作，并采用自頂至下模塊化的設計方法，將控制核嵌入到整個數據采集系統的控制模塊中，完成了數據的高速采集、存儲及上傳。使用開發軟件Quartus II 中內嵌的邏輯分析儀SignalTap II 對控制器的工作流程進行了驗證和調試。最終采集到的數據波形表明，完成了對DDR SDRAM 的突發讀寫操作，達到了預期設計的目標。 | |
| 現在下載 | |
| VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計算機系統工程研究所版權所有 京ICP備10017138號-2