電子元件相關文章 小芯片封裝技術的挑戰與機遇 2022年8月9-11日,作為引領全球電子封裝技術的重要會議之一,第二十三屆電子封裝技術國際會議(ICEPT 2022)在大連召開。長電科技董事、首席執行長鄭力出席會議并發表題為《小芯片封裝技術的挑戰與機遇》的主題演講。 發表于：8/11/2022 壁仞發布BR100芯片:國內算力最大通用GPU 8月9日下午，來自上海的年輕企業壁仞科技正式發布BR100系列GPU。 發表于：8/10/2022 全球服務器Q2出貨季增收斂 Q3估季增5.2％ 全球服務器在第二季受到中國華東封控、致供應鏈運作受阻，加上部分IC、零組件供應長短腳仍嚴峻，依DIGITIMES Research分析師龔明德統計分析，全球服務器出貨量季增幅收斂至3.3％。預期第三季將有遞延出貨及美系大型數據中心、品牌業者因云端服務、中大型企業客戶需求支撐，全球服務器出貨量季增幅可望上升5.2％。 發表于：8/10/2022 自研GPU看齊GTX1050！國產GPU大廠景嘉微半年凈利潤1.25億元 旗下產品大賣 作為國產GPU大廠，景嘉微今晚公布2022年半年度報告，公司實現營業收入5.44億元，同比增長14.47%；歸屬于上市公司股東的凈利潤1.25億元，同比下降0.86%。 發表于：8/10/2022 壁仞科技發布首款通用GPU芯片，創全球算力新紀錄 今天，國產芯片迎來重大突破，壁仞科技在上海發布首款通用GPU芯片BR100，創出全球算力紀錄，16位浮點算力達到1000T以上、8位定點算力達到2000T以上，單芯片峰值算力達到PFLOPS級別。 發表于：8/10/2022 Qorvo Biotechnologies 公司的 COVID-19 抗原快速檢測獲得 FDA 緊急使用授權 (EUA)，可用于現場護理環境 中國北京 - 2022 年 8 月 10 日-移動應用、基礎設施與航空航天、國防應用中 RF 解決方案的領先供應商 Qorvo, Inc.（納斯達克代碼：QRVO）今天宣布，美國食品和藥物管理局 (FDA) 已為 Qorvo 的 Omnia SARS-CoV-2 抗原檢測頒發了緊急使用授權 (EUA)，使其可用于現場護理 (POC) 環境。 發表于：8/10/2022 支持硬件光追：Intel Arc Pro專業顯卡將于今年上市 據悉，Intel Arc Pro A系列專業顯卡首批產品包含兩大類、三種型號，一類是面向移動工作站的Arc Pro A30M，另一類則是面向桌面工作站的Arc Pro A40、Arc Pro A50。 發表于：8/10/2022 丹麥理工大學研發基于芯片的OPA設備 可實現性能更高激光雷達 蓋世汽車訊 據外媒報道，研究人員發現了一種可以改進激光雷達系統的新方法，即基于芯片的波束轉向技術。該種新研發的技術有望實現更小、性價比更高且性能更高的系統。 發表于：8/10/2022 美國芯片法案正式簽訂，倡議建立Chiplet平臺 據CNBC報道，美國總統拜登正式簽署了一項總支出為2800億美元的法案——CHIPS and Science Act。在這個法案中，涉及半導體的部分備受關注，這就是大家平時說的“芯片法案”——向半導體產業投資527億美元。 發表于：8/10/2022 國產芯片迎來重大突破，壁仞科技發布創全球算力紀錄通用GPU芯片 今天，國產芯片迎來重大突破，壁仞科技在上海發布首款通用GPU芯片BR100，創出全球算力紀錄，16位浮點算力達到1000T以上、8位定點算力達到2000T以上，單芯片峰值算力達到PFLOPS級別。 發表于：8/10/2022 電機控制設計之電機與控制器簡介 效率和能量的轉換在電子設計中一直扮演著重要的角色，在電機的情況下，轉換發生了兩次：首先是產生控制電機所需的電能，然后是將電能轉化為驅動力。消除電機產生的噪聲，是電子設計人員在此類應用中必須面對的最常見問題之一。 發表于：8/10/2022 掃盲：AI Flood 將芯片推向邊緣，第三部分 迄今為止，我們已經追蹤了 20 多家致力于客戶端 AI 加速器的公司——其中有幾家在中國。還有很多。 在2017 年 7 月中國人工智能初創公司盛行的報告中，連續創業者 Chris Rowen報道了我們尚未聽說過的幾個，包括 DeepGlint、Emotibot、曠視、Intellifusion、Minieye、Momenta、MorphX、Rokid、SenseTime 和 Zero視覺中的零機器人和音頻中的 AISpeech、Mobvoi 和 Unisound。 發表于：8/9/2022 掃盲：最壞情況的電路設計包括元件公差，第二部分 對于非比例電路，我們必須假設完整的電阻容差，因為容差不會分開。我們可以將輸出電壓計算為 V OUT =IR，其中 I 是理想的 1mA 電流源，R 是 5% 的電阻器（圖 1a）。V OUT =1 mA （1±0.05±0.05）1 kΩ=（1±0.05±0.05）V。V OUT的范圍是 0.9V≤V OUT ≤1.1V，但我們可以通過使用另一個電阻器調整初始容差來縮小范圍（圖 1b）。 發表于：8/9/2022 掃盲：最壞情況的電路設計包括元件公差，第一部分 構建可靠的硬件要求我們在設計階段考慮所有公差。許多參考文獻討論了參數偏差導致的有源元件誤差——展示了如何計算運算放大器失調電壓、輸入電流和類似參數的影響——但很少有人考慮無源元件容差。確實考慮了組件容差的參考文獻是從科學家而不是電路設計人員的角度出發的。 發表于：8/9/2022 教學：設計齊納二極管穩壓器 IC 參考在電路設計人員中很受歡迎，因為它們準確且漂移低。我未來的一些專欄將涵蓋三種類型的 IC 參考：掩埋齊納二極管、帶隙和 XFET。我們使用齊納二極管開發參考設計程序；齊納二極管的簡單說明了設計過程，它的問題讓我們欣賞 IC 參考。 發表于：8/9/2022 ?…124125126127128129130131132133…?
