在VCDfDVD景；碟機中，數字信號處理電路DSP電路也是伺服系統的一部分，由預放電路將激光
頭讀取的信號進行放大以后將RF信號送到DSP電路中進行數字處理，與此同時從數字信號中還要檢測
出主軸電動機的旋轉誤差，經處理后轉換成控制主軸電動機的驅動信號，使主軸電動機按恒線速的要求
旋轉t因此主軸電動機伺服電路又稱CLV伺服，CLV即恒線速的意思（Constant Linear Velocity）。
CXD2500、CXD2545等集成電路就是為此而設計的集成電路。
圖28-4所示是CXD2500BQ的電路方框圖，該電路主要包括：32 K緩沖RAM、壓控振蕩器、不對
稱校正器、鎖相環、數字音頻接口、地址信號發生器、誤碼校正電路、可變節拍控制電路、EFM解調電
路、數字信號輸出電路、主軸電動機CLV處理器伺服狀態檢測和控制電路等。
VCD光盤在記錄前對數字信號進行了8-14bit的轉換，或稱為8-14bit調制，即EFM調制，這是為
了降低誤碼率而采取的方法。由激光頭讀出的數字信號即為EFM調制的信號，此信號在DSP電路中要
將14bit的信號，再還原成8bit的數字信號，這叫EFM解調。解調后再經誤碼校正、內插等赴理成16bit
的數字信號。
伺服預放電路CXA1782⑧腳輸出的RF信號經C140耦合送到@腳，一路送到疊加電路，再分別送
到EFM解調電路、數字PLL電路、同步保護電路和緩沖放大器；另一路送到限幅校正電路。經緩沖后
RF信號從@腳輸出r經R164，C142，C148積分、濾波，處理成一個直流電壓，輸A@腳，去控制限幅
校正電路，對RF信號進行非對稱性校正，使RF信號具有良好的對稱性。EFM解調電路在數字PLL電
路的控制下，將14bit的數字信號解調成8bit的數字信號。另外，N203⑧腳輸出的16.934 MHz:的振蕩信
號經濾波電感L200、L203，R194．C141加到@腳內部的時鐘發生器，用于產生4.23 MHz的時鐘信號。
數字PLL電路利用該時鐘信號和RF信號中的時鐘成分進行鎖相控制，以保證EFM解調的正確性。
EFM解調電路輸出的8bit數字信號分別送到寄存器、子碼P-W處理器、予碼Q處理器和數字信號
輸出電路。子碼P-W處理器在@腳輸入的子碼P-W時鐘信號控制下產生8bit子碼P-W信號，從@腳輸
出（該機未用）；子碼Q處理器在@惻輸入的子碼Q時鐘信號(SOCK) CPU@腳輸出）控制下，將8bit
的數字信號處理成子碼Q信號，從@腳輸出，送到CPU⑥腳，對機心進行控制。
EFM解調出的8bit數字信號經寄存器和數據總線的傳遞，再經誤碼糾錯處理，進入D/A數據信號
處理器，處理成串行數據信號，再經串／并行處理器處理，輸出數據信號，供MPEG解碼。當@腳（音
頻數據信號輸出模式選擇開關）為高電平時，選擇并行數據信號輸出；當@腳為低電平時，選擇串行數
據信號( DATA)從@腳袖出（該機為此種模式），經接插件XP702送到解碼電路作進一步處理。
