摘 要： 采用斬波失調穩定技術設計了一種包括輔助運放和主放大器的儀表放大器。輔助運放采用內置解調器結構，形成低噪聲和低失調電壓來調節主運放的噪聲和失調，使輸出極點成為主極點，無需低通濾波器。儀表放大器的帶寬由主運放決定。本電路采用TSMC 0.35 μm 5 V混合信號工藝設計，利用Cadence公司Spectre進行仿真。結果表明，電路開環增益達87.3 dB，增益帶寬積12 MHz，共模抑制比可達117 dB。
關鍵詞： 斬波；斬波失調穩定；運放；噪聲'
儀表放大器是把關鍵元件集成在放大器內部，它源于運算放大器，但優于運算放大器。其低噪聲、低失調、高共模抑制比、高輸入阻抗等是儀表放大器的重要指標。
目前降低1/f噪聲和失調的方法有:微調技術、自動歸零技術和斬波技術。微調技術無法降低放大器的1/f噪聲和溫度漂移。自動歸零技術是一種采樣技術，通過對低頻噪聲、失調進行采樣，然后在運算放大器的輸入或輸出端，把它們從信號的瞬時值中減去，實現對1/f噪聲和失調的降低，因為該技術對寬帶白噪聲是一種欠采樣過程，所以會造成白噪聲的混疊[1]。斬波技術采用調制和解調的方法，把1/f噪聲和失調調制到高頻端，再經過低通濾波器濾除，而有用信號經過調制后，又解調到基帶，這種技術沒有白噪聲混疊的缺點，但是其斬波頻率限制了其帶寬。
本文設計的儀表放大器，同時應用了斬波穩定技術[2]和自動歸零技術[3]來降低1/f噪聲和失調電壓的影響，具有高的共模抑制比、低失調電壓以及能夠動態補償失調電壓的特點。
1 斬波技術的基本原理
斬波原理圖如圖1所示。斬波技術通過把輸入信號和方波信號調制，再經同步解調和低通濾波后得到所需要的信號，它實質上并沒有消除失調，而是把失調電壓和低頻噪聲調制到高頻，然后通過低通濾波器把高頻處的失調電壓和噪聲濾除掉。在理想情況下，斬波運放能夠完全消除直流失調和低頻噪聲(主要是1/f噪聲)。斬波調制原理如圖1所示，假設Vin、Vout分別是輸入、輸出信號電壓，A為放大器的增益，Vch是周期性方波信號，fch
2 斬波失調穩定技術
斬波過程會產生很多混頻產物，包括斬波頻率和輸入信號的和、差項。這些混頻產物會引起很大的失真，特別是當信號頻率接近斬波頻率時尤為明顯。而且低通濾波會減小可用信號的帶寬。要想在信號帶寬不減小的情況下抑制噪聲和失調，最好的解決辦法是使用斬波失調穩定的運算放大器。這種電路結構在主通路提供信號帶寬，而輔助通路減少失調，其電路結構如圖2所示[4]，其中輔助通路包括斬波穩定放大器和積分器，主通路只有1個放大器。
假設主放大器的主、輔輸入端的失調電壓分別為Vosm(主)、Vosm，1(輔)，主、輔輸入端的增益分別為Am、Am，1；輔助運放的等效失調電壓為Vosn、增益為An，整個放大器的整體失調電壓為Vos，則有：
3 斬波失調穩定放大器的設計和仿真
3.1 輔助運算放大器
本文采用的輔助放大器如圖3(a)所示[4]，它是由兩級運放和1個調制器、1個解調器組成，它有一個顯著的特征：解調器放在兩級運放之間，主極點P1在第二級運放上、次極點在第一級運放上。為了滿足放大器的相位裕度，第一級的截止頻率要比整體的高。由于本方案是在第二級之前解調的，所以第二級運放的運算放大器的截止頻率fc可以比fch低，從而降低了斬波運放的功耗。而傳統的斬波放大器是在輸出端進行解調的，所以各級放大器的fc要比fch高。另外，相位補償電容可以作為第一級的窄帶LPF，所以本斬波放大器不需要在后面接LPF。
當輸入1 mV、1 kHz的小信號及斬波頻率為10 kHz時，斬波電路的開環瞬態仿真結果如圖3(b)所示。
3.2 主放大器
主放大器采用差分差值放大器DDA(Differential Difference Amplifier)[5]，其采用了兩對差分對結構，相當于一個四輸入、單端輸出的電路組態，如圖4所示。DDA電路有兩個跨導放大器和一個將電流轉電壓(I→V)的放大單元。輸入信號以差分的形式輸入，通過跨導單元轉化成差分電流，再將各對應支路上的電流進行算術運算，最后通過電流轉電壓單元放大輸出。
主放大器采用共源共柵結構，如圖5所示[6]，有2個主輸入端(V+，V-)和2個輔助輸入端(Va+，Va-)。失調信號△V加在輔助輸入端，在輔助放大器尾端產生一個微擾電流△i，然后通過電流鏡M13~M16在主放大器產生+/-m△i，經共源共柵放大后產生失調校正△V0。M7~M10共源共柵電流鏡作為負載，可以提高輸出擺幅[7]。
3.3 整體電路的仿真結果
當Vin的瞬態掃描電壓幅值為5 μV、頻率是1 kHz、AC掃描幅值為1 V、斬波頻率為10 kHz，相位補償電容為0.5 pF時，可以看出開環增益達到87.3 dB，增益帶寬積為12.17 MHz，相位裕度在65°以上，CMRR的值為117 dB，PSRR的值大于86 dB。仿真結果如圖6所示。
本文應用斬波失調穩定技術設計了一款適用于儀表的放大器，通過對所設計電路進行spectre仿真調整，能夠降低1/f噪聲和失調電壓的影響，電源抑制比、共模抑制比都很高，而且放大器的帶寬能比斬波頻率高很多，但為了提高系統的驅動能力，還需要在后面接緩沖器。
參考文獻
[1] ENZ C C， TEMES G C. Circuit techniques for reducing the effects of op-amp imperfections: autozeroing， correlated doub1e sampling， and chopper stabilization[J]. Proc IEEE， 1996，84:1584-1614.
[2] CHSN P K， NG K A， ZHANG X L . A CMOS chopper-stabilized differential difference amplifier for biomedical integrated circuits[C]. //The 47th IEEE International Midwest Symposium on Circuits and Systems，2004.
[3] DZAHINI D， GHAZLANE H. Auto-zero stabilized CMOS amplifiers for very low voltage or current offset[C]. //IEEE Nuclear Science Symposium， Portland， 2003.
[4] MASUI Y， YSHIDA T， IWATA A. Low power and low voltage chopper amplifier without LPF[J]. IEICE Electronics Express，2008， 22(5):967-972.
[5] SACKINGER E， GUGGENBUHL W. A versatile building block: the cmos differential difference amplifer [J]. IEEE J.Solid State Circuits， 1987，22(2):287-294.
[6] WITTE J F， MAKINWA K A A， HUIJSING J H. A CMOS chopper offset-stabilized opamp[J]. IEEE J. Solid-state Circuits， 2007，42(7):1529-1535.
[7] BABANEZHAD J N， GREGORIAN R. A programmable gain/loss circuit[J]. IEEE J. Solid-State Circuits， 1987，22(6):1082-1089.