全球電子設計創新領導廠商Cadence設計系統公司(納斯達克: CDNS)，今天發布了SPB 16.2版本，全力解決電流與新出現的芯片封裝設計問題。這次的最新版本提供了高級IC封裝/系統級封裝（SiP）小型化、設計周期縮減和DFM驅動設計，以及一個全新的電源完整性" title="電源完整性">電源完整性建模解決方案。這些新功能可以提高從事單芯片" title="單芯片">單芯片和多芯片封裝/SiP的數字、模擬、RF和混合信號IC封裝設計師的效率。?

?

設計團隊將會看到，新規則和約束導向型自動化能力的推出，解決了高密度互連（HDI）襯底制造的設計方法學問題，而這對于小型化和提高功能密度來說是一個重要的促進因素，因而得以使總體的封裝尺寸大大縮小。通過促成團隊型設計，多個設計師可以同時進行同一個設計，從而可以縮短設計周期，讓總設計時間大大縮短，實現了快速上市。?

?

當今業界圍繞低功耗" title="低功耗">低功耗設計，尤其是在無線設備以及使用電池的設備中，高效的供電網絡（PDN）對于滿足功耗管理目標是至關重要的。新的電源完整性技術讓設計師能夠高效率地解決供電設計問題，實現用電的充分性、高效性和穩定性。?

?

“尖端的復雜高速IC創造了非常有挑戰性的IC封裝設計，包括物理實現及信號和功率完整性等方面，”Bayside Design首席技術官Kevein Roselle說，“隨著現在對于產品小型化、提高設計師效率及實現高效PDN設計的關注，我們感覺SPB 16.2將會幫助設計師更好地解決他們的設計挑戰。”?

?

此外，通過與制造設備領先廠商Kulicke & Soffa達成協議，Cadence使用 Kulicke & Soffa認證的鍵合線IP配置庫，實現了DFM導向型鍵合線設計，提高了產出率并減少了制造延遲。?

?

“隨著鍵合線封裝變得越來越復雜，為了避免制造問題，設計師正面臨著設計內DFM匹配性的挑戰，”Kulicke & Soffa產品營銷經理Paul Reid說，“通過合作，我們現在可以向設計者們提供面向DFM鍵合線配置庫。”?

?

“這個新版本為我們的IC封裝與SiP技術提供了重要的改進，我們很高興看到Bayside Design等公司從中得到了實惠，”Cadence產品營銷部主管Steve Kamin說，“我們致力于改進我們的技術，與設計鏈上的主要廠商們建立聯系，從而保持我們在幫助設計師實現、甚至超越其設計目標方面的領先地位。”?

?

SPB 16.2版本將于2008年第四季度上市。客戶可以在9月9日~11日舉行的CDNLive!硅谷會議上看到Allegro PCB及IC封裝/SiP流程的樣本，或者在9月8日注冊為techtorial會員。同時，SPB16.2版本將在9月14日~19日于圣克拉拉舉行的PCB West展會上的EMA展臺進行展示。?

?

圖片是使用 Kulicke/Soffa提供的鍵合線設置定義的一個鍵合線設計的3維預覽，這項技術使得面向DFM設計成為可能。?

?

關于Cadence ?

Cadence公司成就全球電子設計技術創新，并在創建當今集成電路和電子產品中發揮核心作用。我們的客戶采用Cadence的軟件、硬件、設計方法和服務，來設計和驗證用于消費電子產品、網絡和通訊設備以及計算機系統中的尖端半導體器件、印刷電路板和電子系統。2007年，Cadence公司全球收入約16億美元,現擁有員工約5,100名，公司總部位于美國加州圣荷塞市，公司在世界各地均設有銷售辦事處、設計中心和研究設施，以服務于全球電子產業" title="電子產業">電子產業。?

關于公司、產品及服務的更多信息，敬請瀏覽公司網站 www.cadence.com。?