據韓媒報道，三星 3nm 工藝存在重大問題，試產芯片均存在缺陷，良品率 0%。報道還指出，由于 3nm 工藝的 Exynos 2500 芯片因缺陷未能通過質量測試，導致后續 Galaxy Watch 7 的芯片組也無法量產。
當三星的 3nm 工藝還被困于良率難自解時，臺積電的 3nm 工藝已經可以養家了。臺積電方面表示，2023 年第四季度的營收得益于 3nm 工藝產量的持續強勁增長。
在 3nm 先進制程工藝上，三星暫時做不到遙遙領先。
三星深陷新技術 臺積電的 3nm 已能養家
Exynos 2500 是一款基于三星 3nm 工藝制程的芯片，其設計目標是為了滿足高端設備的需求。
據報道，Exynos 2500 將沿用上一代的 10 核 CPU 架構，同時引入全新的 Cortex-X5 核心。Exynos 2500 的升級之處在于它將采用 Cortex-X5 和 Cortex-A730 核心，相比 Exynos 2400 的 Cortex-X4 和 Cortex-A720，性能預計將有顯著提升。
遺憾的是，Cortex-X5 和 Cortex-X4 的時鐘頻率差異微乎其微，測試頻率在 3.20GHz 和 3.30GHz 之間。具體取決于三星的最終決定，最終可能只會有 100MHz 的微小提升，甚至完全沒有區別。
報道指出，由于 Exynos 2500 芯片試產失敗，三星推遲了大規模生產。這一事件對于三星來說無疑是一次重大的挫敗，尤其是在其與臺積電在半導體工藝制程領域的競爭日益激烈的情況下。目前尚不清楚三星是否有能力及時解決這個良率問題。
值得一提的是，作為晶圓代工領域的重量級玩家，三星此前在 3nm 制程方面進展并不慢于臺積電，雙方在 3nm 芯片訂單上展開激烈的競爭和碰撞。
2022 年 6 月 30 日，三星宣布其基于 3 納米制程工藝節點的芯片已經開始初步生產。同年 7 月，三星電子舉行 3 納米芯片晶圓代工量產出廠儀式，彼時，三星電子晶圓代工事業部自信地表示：" 我們將憑借創新的技術力量，向世界前列邁進 "。
2023 年 5 月初，三星方面稱，在節點開發階段，其生產良率可維持在 60-70% 的范圍內。且其彼時已向各大無晶圓廠半導體設計公司送樣，以此彰顯對性能驗證的信心。
2024 年 2 月，韓媒報道稱，三星 3nm 工藝存在重大問題，試產芯片均存在缺陷，良品率 0%。
反觀臺積電，其在先進制程的步伐非常穩健。
2022 年 12 月 29 日，臺積電布 3nm 芯片即日起開始量產。2023 年以來，基于臺積電 3nm 制程工藝的芯片已陸續發布，如聯發科天璣 9400 芯片、A17 Pro 等。
另據 Money DJ，臺積電明年的 3nm NTO 芯片設計定案（New Tape-Outs，NTOs）數量激增，除了傳統客戶聯發科、AMD、英偉達、英特爾、高通外，特斯拉也確認加入 N3P 客戶名單，預計將以此生產次世代 FSD 智駕芯片。
一般而言，采用更先進制程工藝制造的芯片，性能會有提升，功耗會降低，面積會縮小，這樣綜合成本就更低，且采用新工藝將給予芯片設計公司更大的平臺發揮空間。也正因此，高通、蘋果、英偉達等大公司相對青睞先進制程制造的芯片。
不過，當前基于三星 3nm 制程工藝的芯片在量產商用上仍遙遙無期。這也意味著，該領域將在一段時期內被臺積電壟斷，其中的利潤不用多說。
根據分析師 Dan Nystedt 提供的消息，2023 年下半年開始，3nm 制程工藝打造的晶圓已經開始在臺積電的出貨列表上，并且在第四季度大幅提升，僅僅兩個季度就為臺積電貢獻了 29.43 億美元（根據 4 日匯率，約 210 億元人民幣）。
臺積電方面表示，2023 年第四季度的營收得益于 3nm 工藝產量的持續強勁增長。
顯然，3nm 制程工藝已經成了臺積電高效的印鈔機，三星羨慕不來。
3nm 極限爭奪戰
為何三星和臺積電在 3nm 制程工藝上的表現差那么多？
這或與雙方在技術路線等多方面的選擇上有諸多關系。
目前，已經實現量產的 3nm 制程工藝方面，全球主要玩家只有三星和臺積電。之所以會如此，是因為制程工藝的迭代發展受制于資本和技術，其研發和生產成本逐代上漲。
根據市場研究機構 International Business Strategies（IBS）此前的數據，3nm 芯片的設計費用約達 5-15 億美元，興建一條 3nm 產線的成本約為 150-200 億美元。這意味著只有超級大企業才有本錢和底氣。
三星雖是晶圓代工領域的后進者，卻一心與老大哥臺積電較高低。也正因此，在種種因素推動下，其在 3nm 工藝的技術路線選擇上也迥異于臺積電，試圖實現彎道超車。
隨著芯片制程的進一步微縮，3D FinFET 也將迎來它的極限，鰭片距離太近、漏電重新出現，物理材料的極限都讓 3D FinFET 晶體管難以為繼。
此前業界認為，3nm 便是 3D FinFET 技術路線的極限。不過，臺積電技術實力強大，風格偏向穩健，所以仍在 3nm 制程工藝選擇 FinFET 技術，而一門心思想彎道超車的三星則直接上了新技術—— GAA。
GAA（Gate-All-Around ，是一種環繞式柵極技術晶體管，也叫做 GAAFET） 的這種設計也可以解決原來鰭片間距縮小的問題，并且在很大程度上解決柵極間距縮小后帶來問題，例如電容效應等。
三星 3nm GAA 技術采用了更寬通的納米片，與采用窄通道納米線的 GAA 技術相比能提供更高的性能和能耗比。
3nm GAA 技術上，三星能夠調整納米晶體管的通道寬度，優化功耗和性能，從而能夠滿足客戶的多元需求。與三星 5nm 工藝相比，第一代 3nm 工藝可以使功耗降低 45%，性能提升 23%，芯片面積減少 16%；而未來第二代 3nm 工藝則使功耗降低 50%，性能提升 30%，芯片面積減少 35%。
但臺積電基于舊技術路線的 3nm 工藝也不差。據悉，目前臺積電的 3nm 工藝家族包括四個版本，分別是基礎的 N3、成本優化的 N3E、性能提升的 N3P 和高壓耐受的 N3X。
根據臺積電的數據，與 5nm 工藝相比，N3E 可以在相同頻率下降低 32% 的功耗，或者在相同功耗下提高 18% 的性能。而相較于 N3E，N3P 則可以在相同功耗下提高 5% 的性能，或者在相同頻率下降低 5%~10% 的功耗。同時，N3P 還可以將晶體管密度提高 4%，達到 1.7 倍于 5nm 工藝的水平。
新的技術路線雖能到達舊技術到不了的地域，但卻意味著更多的風險，更多的未知，以及更多的成本。
此前，三星透露其自家 3nm GAA 的研發成本比 5nm FinFET 更高，有可能超過 5 億美元。
另外， GAA 技術的工藝制造難度也不低。最難的地方自然是如何讓柵極環繞源極和漏極的納米線，這里面的工藝極其復雜，也只有對 FinFET 技術爐火純青的半導體巨頭才能應對這樣的技術挑戰。此外，新工藝對工具的要求也不低，和 GAA 技術配套的 EUV 極紫外光刻技術也需要進一步成熟，解決光刻功率不夠以及光子噪音等問題。
據外界猜測，臺積電切入 GAA 技術的時間相對晚于三星，有一部分原因也是為產業鏈平穩過渡考慮，且新技術的優勢相較于舊技術并不明顯，還要求新設施和新工廠。但這并不意味著，臺積電會一直守著 FinFET 技術路。根據外界的消息，臺積電會在 2nm 節點上采用 GAA 技術。
