射頻模塊中晶振對電磁兼容影響研究
2023年電子技術應用第2期
馬世娟，肖永平，倪曉東
中科芯集成電路有限公司，江蘇 無錫 214072
摘要： 提出了一種SoC芯片時鐘方案，并設計了兩種版圖方案。針對模塊中產(chǎn)生電磁干擾的原因進行分析，通過判斷信號間隔離度仿真結(jié)果，可提前識別版圖方案中是否存在信號間干擾風險，進而惡化SoC芯片輸出模擬信號質(zhì)量。根據(jù)信號間隔離度仿真結(jié)果指導版圖設計，并給出優(yōu)化版圖方法，改善了信號間隔離度性能。測試結(jié)果表明，版圖設計兩種方案的仿真結(jié)果與實測結(jié)果吻合，驗證了仿真結(jié)果的準確性、可參考性。
中圖分類號：TN74
文獻標志碼：A
DOI: 10.16157/j.issn.0258-7998.223049
中文引用格式： 馬世娟，肖永平，倪曉東. 射頻模塊中晶振對電磁兼容影響研究[J]. 電子技術應用，2023，49(2)：102-105.
英文引用格式： Ma Shijuan，Xiao Yongping，Ni Xiaodong. Research of the influence of crystal oscillator on EMC in RF module[J]. Application of Electronic Technique，2023，49(2)：102-105.
文獻標志碼：A
DOI: 10.16157/j.issn.0258-7998.223049
中文引用格式： 馬世娟，肖永平，倪曉東. 射頻模塊中晶振對電磁兼容影響研究[J]. 電子技術應用，2023，49(2)：102-105.
英文引用格式： Ma Shijuan，Xiao Yongping，Ni Xiaodong. Research of the influence of crystal oscillator on EMC in RF module[J]. Application of Electronic Technique，2023，49(2)：102-105.
Research of the influence of crystal oscillator on EMC in RF module
Ma Shijuan，Xiao Yongping，Ni Xiaodong
China Keys System & Integrated Circuit Co.，Ltd.， Wuxi 214072， China
Abstract： This paper proposes a SoC chip clock scheme and designs two layout schemes. By analyzing the causes of electromagnetic interference and judging the simulation results of the isolation degree between signals, the risk of inter-signal interference in the layout scheme can be identified in advance, which will deteriorate the output analog signal quality of SoC chip. In this paper, the simulation results of the isolation degree between signals are used to guide the layout design, and the optimization layout method is given to improve the performance of the isolation degree between signals. The test results show that the simulation results of the two layout design schemes are consistent with the actual results, which verifies the accuracy and reference of the simulation results.
Key words : EMC；EMI；digital-analog hybrid；isolation
0 引言
20世紀70年代，研究者發(fā)現(xiàn)通過在不同介質(zhì)表面上引入周期性的結(jié)構(gòu)可對電磁波幅度進行控制。該類設計可對不同頻率下的電磁波產(chǎn)生濾波器效應。21世紀，研究者對電磁波的控制拓展到相位層面，利用周期性界面對電磁波的幅度和相位進行控制。電磁場的應用帶動科技突飛猛進的發(fā)展[1]。但在實際應用中，有用電磁波被利用的同時，無用電磁波給系統(tǒng)或者模塊造成干擾，導致系統(tǒng)或者模塊不能正常工作。
隨著通信技術的不斷發(fā)展，飛機、船舶、衛(wèi)星、地面應用等載體的需求量越大、功能越來越復雜，其間的電磁干擾也變得尤為突出[2-4]。根據(jù)電磁兼容（EMC）的定義，不難理解，某一設備不會干擾處在同一電磁環(huán)境中的其他設備，同時自身也不會受到其他電磁干擾(Electromagnetic Interference, EMI)的影響。現(xiàn)在大多數(shù)產(chǎn)品均對EMC提出了要求。同時，相關領域也制定了詳細的標準、規(guī)范以及輻射參考標準。
本文詳細內(nèi)容請下載：http://www.jysgc.com/resource/share/2000005178。
作者信息：
馬世娟，肖永平，倪曉東
（中科芯集成電路有限公司，江蘇 無錫 214072）
此內(nèi)容為AET網(wǎng)站原創(chuàng)，未經(jīng)授權禁止轉(zhuǎn)載。