我們知道,在芯片領域,有一個摩爾定律,那就是制程節(jié)點以0．7倍(實際為根號2的倒數)遞減逼近物理極限,從1μm、0．8μm、0．5μm、0．35μm、0．25μm、0．18μm、0．13μm、90nm、65nm、45nm、32nm、22nm、16nm、10nm、7nm、5nm、3nm、2nm……

那么這些所謂的7nm、5nm、3nm這些工藝節(jié)點,究竟代表的是什么?其實嚴格的來講,是指晶體管導電溝道的長度,簡稱溝道長度。

在10nm或以前的工藝中,溝道長度就是指芯片工藝,比如大家熟悉的XXnm。后來某些芯片代工大廠,不再嚴格遵循這一理論了,把XX工藝變成了數字營銷游戲,但溝道長度依然是一個最重要的指標。

因為現在集成電路的功能越發(fā)復雜,晶體管越來越多,密度越來越大,這就要求在芯片上能夠集成更多的電路,這就必然溝道越來越小,同時溝道長度越來越小的同時,開關的速度越快,芯片的性能也越來越高。

但在溝道長度不斷縮小的同時,也帶來了一個問題,那就是遷移率降低、漏電流增大、隧穿電流增大、功耗增加等,這也稱之為短溝道效應。

如何在溝道長度變小的同時,也有著較好的特性,不至于帶來較大的短溝道效應?近日,湖南大學團隊有了一個新的研究成果。

他們實現了超短溝道的垂直場效應晶體管(VFET),溝道長度可以縮短到0．65nm,意味著芯片工藝,可以進入到1nm級別,目前這個研究的論文登上了《Nature Electronics》。

當然,目前這項技術更多的還是停留在實驗室階段,真正要走進生產車間,真正去實現1nm芯片的量產,可能還有一段距離,但不可否認的是,這一技術的實現,為生產1nm級別的芯片,帶來了希望。