中國本土IC設計公司在先進工藝節點芯片設計和其復雜度的進展令全球半導體界矚目。與此同時，對領先EDA工具的需求也持續上升。

　　Cadence在今年上半年推出了Innovus設計實現系統，稱其為新一代的物理設計實現解決方案，使系統開發人員能夠在先進的16/14/10納米FinFET工藝以及其他成熟的工藝節點上交付最佳功耗、性能和面積（PPA）指標的設計。

　　2015年10月中旬，我拜訪了Cadence位于美國硅谷的總部，與Cadence公司設計實現產品事業部的產品管理總監Vinay Patwardhan就如何進一步加速IC上市并同時提高PPA指標進行了面對面的交流。

　　Vinay Patwardhan于2013年加入Cadence公司，他積極參與了為市場帶來新的Signoff及數字實現工具的工作。在加入Cadence之前，他曾在Synopsys、Magma、Sun Microsystems以及Texas Instruments任職，擔任支持并設計高性能微處理器和ASIC的不同管理角色。

　　與Vinay Patwardhan在Cadence美國總部。

　　為什么Cadence要投資新的數字實施工具？

　　在過去的4-5年里，我們見證了行業中數字IC技術的巨大變化。關于周轉時間(turnaround)、功耗、性能和面積優化都具有更嚴峻的挑戰,而這些挑戰使設計EDA工具變得越來越復雜。

　　我們收到一些客戶的反饋，他們很努力的在尋找解決方案以幫助其設計新的芯片系統。Cadence已經具有一些基礎架構的工具，我們如何才能真正的創新并且把其發展到下一個解決客戶實際需求的工具？這對我們確實是個挑戰。

　　我們看到對數據中心、物聯網、汽車、通信設備、尤其是移動計算領域的芯片需求在不斷增長。為了適應上述市場的變化，我們把開發工具在應用環境和技術上作了改進，來解決諸如周轉時間、面積和功耗方面的挑戰。同樣的，芯片在制造環節的每個技術節點變得越來越小也是一個挑戰，必須關注每一個不同工藝節點的設計。

　　這就是Cadence為什么要開發新的數字實現工具的原因。因為在這個過程中我們看到了市場在不斷擴大，并且我們的解決方案可以真正的服務于我們的客戶。Cadence傳統上有一系列很好的模擬設計工具，投資于數字實現技術使得我們得以強化這些模擬工具，并且提供一套完整的解決方案來應對那些挑戰。

　　圖：設計挑戰引發對新工具的需求。